完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
cadence公司于2012年9月25日发布了具有一系列新功能的Cadence® OrCAD® 16.6 PCB设计解决方案,用户定制功能增强,模拟性能提高20%, 使用户得以更快、更有预见性地创建产品。 为了让大家更好的了解并学习Cadence 软件,科通将安排资深工程师,提供系列在线培训课程(均为免费)。欢迎大家注册并参加。 内容包括: Capture CIS、PSpice、FPGA System Planner以及Allegro PCB SI培训。 二月份培训安排 第一期:2013年02月05日14:00-16:00 capture 新功能浏览 PSpice 16.6 新功能介绍 第二期:2013年02月19日14:00-16:00 capture CIS 16.6 功能浏览 PSpice A/D 基本分析方法介绍 第三期:2013年02月26日14:00-16:00 allegro 16.6 增强功能介绍 IBIS模型的获取与处理 三月份培训安排 第一期:2013年03月05日14:00-16:00 FSP16.6 介绍及演示 PSpice A/D 进阶分析方法介绍 第二期:2013年03月12日14:00-16:00 FSP 库管理设置 PSpice A/D 分析的使用技巧 第三期:2013年03月19日14:00-16:00 allegro 16.6 团队设计与生产制造 Cadence SI 仿真流程简介(I) 第四期:2013年03月26日14:00-16:00 Allegro 16.6 自动等长功能 Cadence SI 仿真流程简介(II) 四月份培训安排 第一期:2013年04月02日14:00-16:00 FSP 实例演示 PSpice AA 高级分析工具的使用 第二期:2013年04月09日14:00-16:00 PCB过孔对信号传输的影响以及VIA模型提取(I) PSpice模型的创建 第三期:2013年04月16日14:00-16:00 PCB过孔对信号传输的影响以及VIA模型提取(II) GRE 功能简介与尺寸标注 第四期:2013年04月23日14:00-16:00 Allegro 实用功能 Cadence 应用常见问题答疑 报名方式: http://www.comtech.com.cn/cn/RegistpagePCB201301.asp
|
|
相关推荐
|
|
2286 浏览 0 评论
PADS DRC报焊盘之间距离过小,焊盘间距为7,但是规则的安全间距为5
12131 浏览 2 评论
15196 浏览 1 评论
PADS LOGICd 在做元件封装时导入CSV文件提示超出字符
80283 浏览 3 评论
34846 浏览 2 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-17 08:08 , Processed in 0.467518 second(s), Total 70, Slave 51 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191