fpga时序逻辑电路的分析和设计

FPGA时序逻辑电路的分析和设计

时序逻辑电路的结构及特点
时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。

游客
，如果您要查看本帖隐藏内容请回复

看看

好东西，分享!

开始学习啦 看看。。。。

想学习学习，看看啊

看看

好东西！！！

不错的资料

没那么复杂

不错的资料

good   good.....

看看，一直在愁这个东西

谢谢，下载了！

真的好谢谢啊！

{:1:}{:1:}{:1:}

看看啦                                 

谢谢分享                              

发表于 2012-9-6 14:14:24

学习学习

看看~~~~~~~~~~~~~~~~~~~~~~~··