FPGA数字电路设计经验分享

在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

FPGA数字电路设计经验分享

游客
，如果您要查看本帖隐藏内容请回复

在实验室要用到，准备入门啦，加油！！！

谢谢，灰常感谢！！！

学习下~

太给力了

楼主辛苦了，谢谢，先回复再看

最近开始研究FPGA
哈哈感谢楼主分享

***j   ***js]]

{:soso_e101:}

好

hitfish 发表于 2012-3-5 21:47
学习下~

xiexie

thanks you sharing

学习

谢谢

学习下~

谢谢

不错哦

哈哈太好了

好好学习

好东西