完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
EMC实验时 ，电源是一个不可忽视的干扰源，处理好才是重点
|
|
|
|
|
|
小电容去高频干扰，大电容串联小电阻目的是降低整个电容的Q值，防止上电瞬间和电感合作感生出较大震荡电压，PMOS主要是缓启，后面的电容大小主要看你负载的需求，比如抽取电流的斜率和允许的瞬态压降
|
|
|
|
|
|
先谢谢你的回答。对于这个电路的各部分的作用，大概是清楚的。我真真的问题在电容数量的安排和容值的选择上，在计算上。
|
|
|
|
|
|
挂载电容的大小和数量都是和后端的负载有直接关系的，你得负载特性都没说
|
|
|
|
|
|
我也想知道1.0uF跟2.2Ω的电阻串联这个值怎么配的？
|
|
|
|
|
|
这个是电源的入口，要说负载的话，就是后面整个电路系统，那太复杂了，根本说不清啊。
|
|
|
|
|
|
你后面的电源再复杂总是一级一级的吧？可以以最接近输入的一级的特性作为参考，就算是经验值也没有凭空出现的都是在理论基础上加合理的估算
|
|
|
|
|
|
按我说，这种配置并非就是合理的。
两个相同容值的电容并联，不如不同容值并联得到的阻搞更小，去耦频率范围更宽。; 电容的作用就是给电源和地回路之间提供一个低阻抗路径，阻抗越小越好。 C=Q/U=delta It/delta U, 当delta I 很大时，要想delta U很小，就必须C很大，这是时域上的理论依据。 频域上看，电流的波动必然引起某些频谱上出现信号，想不让这些信号传导出去，就得想办法把这些频率信号短路到地，选一种谐振频率正好落在这种频率上的电容，使之对地呈现低阻抗。大电容谐振在较低的频率，小电容谐振在较高的频率。对电容来说，ESL，ESR越小越好。 这么做是有一定好处，但是不同的容值，这个容值之间的数量级差异可得把握好，不然的话在某些频点处出现较大的反谐振则会放大杂讯影响；多放0.1uF显然是经验做法，它的谐振频率对于电源上较为关心的相当一部分杂波有很的滤波作用，能有效降低电源阻抗，不过随着IC工艺的不断提升，信号上升时间的不断缩短，合理地“打组合拳”还是很重要的 |
|
|
|
|
|
|
|
|
|
|
|
对于硬件工程师，基本是这样，但是如果要求很严格，那可能需要SI的协助，会涉及到滤波器设计的知识
|
|
|
|
|
|
一般都是采用经验总结的数据，如果计算公式的很麻烦
|
|
|
|
|
|
一般都是采用经验总结的数据，如果计算公式的很麻烦
|
|
|
|
|
|
这个是为了滤波不同频率的纹波，所以有不同值的
|
|
|
|
|
|
电源输入口的，一般是离电源的用电端的比较近一些吧
|
|
|
|
|
|
滤波电容一般用来减小纹波，频率越高，需要的去耦电容越小，理论上是这样的，但是一般情况用0.1uF的与0.01uF的，效果应该都差不多，知识很多工程师都习惯用0.1uF的，你也可以根据纹波情况试着调整你的电容，看看效果。
|
|
|
2019-3-8 10:03:49
评论
|
|
|
10uF与100nF匹配着用，而且电源输入时一般还要有电解电容进行保护。
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
使用鑫鼎盛的TX4139直流降压芯片时，目的是输入24V，输出11V，为啥实际测量输出电压为20.2V？
944 浏览 1 评论
848 浏览 0 评论
反激电源模块输出电压稳定，但输出电流不稳定，从0跳变到1A,这是怎么回事？
1191 浏览 0 评论
1309 浏览 1 评论
1974 浏览 0 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
8624
淘帖
4122
