完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
| 回复本帖可获得 1 分积分奖励! 每人限 1 次 | |
|
我在做一个FPGA的片外SDRAM读写功能的开发，参考了特权老师的verilog代码。 背景： 片外SDRAM采用的是HY57V561620FT-HI，模块当中利用100K时钟产生数据流，利用20M时钟进行读写控制操作。 自刷新控制时间是7.5μs，设置了自动预充电。 当前情况： 写入情况： 
读出情况：
问题： 1、这款片外SDRAM芯片手册里只给了一个133M时钟，是指芯片正常工作的最大时钟吗？在20M时钟的情况下能正常工作吗？ 2、有什么测试方法能够证明数据正确写入了吗？ 3、现在数据读出存在给它一个地址和对应的读出控制字，却没有数据输出到sdram_data引脚上，导致后面数据无法正确传送。我想问的是，我像上图我设置的控制字以及地址是正确给到SDRAM了吗？这样没有数据输出可能会是什么原因呢？ 
0
|
|
相关推荐
3 个讨论
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问，请使用“评论”功能。
203 浏览 0 评论
NVMe over Fabrics 国产 IP：高性能网络存储解决方案
192 浏览 0 评论
130 浏览 0 评论
NVMe高速传输之摆脱XDMA设计54：如何测试队列管理功能2
386 浏览 0 评论
NVMe高速传输之摆脱XDMA设计53：如何测试队列管理功能
634 浏览 0 评论
4566 浏览 64 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3596
评论
淘帖
50
5890
