完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我正在将XC7Z007S连接到一个通过10K欧姆电阻将引脚上拉至5V的器件。 如果我将它们编程为开漏,那么Zynq 5V上的任何引脚是否都能容忍? 如果没有,有没有人知道我怎么能这样做而不在我的板上放一个电平移位器? 谢谢,丹 |
|
相关推荐
4个回答
|
|
|
|
|
|
|
|
|
|
|
|
|
|
@dps
如果器件输出需要上拉,即它们是漏极开路,你是否完全确定不能将它们拉至3.3V而不是将它们拉至5V? 如果可能的话,您将节省很多痛苦和成本。 如果有疑问,您可以共享您计划连接的外部组件的数据表。 干杯! Avi Chami MScFPGA网站 |
|
|
|
只有小组成员才能发言,加入小组>>
2165 浏览 7 评论
2608 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2080 浏览 9 评论
3152 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2197 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
429浏览 1评论
1527浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2180浏览 0评论
511浏览 0评论
1644浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-27 07:54 , Processed in 0.956422 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号