[讨论]

简单介绍IC的高性能封装

2010-1-28 17:34:22 4686

0 　　我们说的封装技术并不是指在进行组装的样式上的挑选，而得的要更多地成为IC和系统设计的的一部分。　　如果在设计阶段的早期没有考虑封装因素，那么PCBlx.com/">IC中的高速信号可能永远都不会传到PCB的其它元件上。开发设计人员在IC电气性能设计上已接近国际先进水平，但常常会忽视工艺方面的要求。本文介绍一种高性能IC封装设计思想，解决因封装使用不当而造成的器件性能下降问题。　　如今的IC正面临着对封装进行变革的巨大压力。I/O数量越高导致从芯片到封装的连接路径变得越复杂，另外高速时钟和快速信号上升时间也会在连线中产生高速传输线效应及串扰或电磁干扰等，从而降低IC的整体性能。　　为解决这些问题，同时为了使已封装好的IC具有良好的性能，封装设计正以其本身的特点成为一门新的学科。封装设计人员必须懂得电性能方面的问题并且要研究芯片和封装之间的相互作用关系，同时他们还必须学习怎样使用更复杂EDA软件，以便使IC满足物理和电性能设计规则。　　封装设计已不仅仅只是挑选一种样式用作装配，而更多成为IC和系统设计的一部分，应将其作为专门的多应用领域设计准则并且把先进的封装软件集成到芯片和系统设计流程中。这样设计人员们再遇到邦定及倒装芯片基底技术难题时，利用封装技术就可加快产品设计周期。　　VLSI Technology公司针对这种新形势改变了设计流程。过去我们设计新IC封装时先用AutoCAD作设计草图，画出芯片及连接点的位置然后将其发送给另一家基底材料供应商或封装供应商手中。他们使用自己的CAD工具重新绘制图纸，再把Gerber绘图文件或AutoCAD文件返回确认(图1)。　　对有引脚封装的设计，用这种方式不会有什么问题，它甚至可以用在相对简单的低引脚数BGA器件封装设计中(如果一年里只有那么一两种的话)。对新一代VLSI产品而言，随着数量和复杂程度的不断增加，这种流程越来越不能够适应。为了给每种IC提供多个不同的封装选项，我们必须要在更短的时间内完成更多封装设计，同时引脚数量增多以及对电气性能优化的需要又进一步增加了图纸的复杂性。　　由于我们将很多工作都外包使设计流程拖得很长，而只是凭借草图与远在外地的供应商进行设计要求方面的交流也变得日益困难，有时分包商们不明白我们为什么想要某种布局而会把它改得更糟糕。比如说他们用一种在功能上有错误的方法进行连通，我们发现后就不得不先审查我们所希望的布局，作出改正，然后发给该供应商重新再来。而他们经常又会误解我们手工画的修改图，这样就增加了改正次数并造成延误。因此从最初的封装草图到出最后的图纸时间会拉得很长。　　因为有很多时间花在审查和修改设计上，所以旧方法不仅降低效率，而且往往得不到最佳效果。意识到需要加强对设计过程的控制以缩短设计周期、优化芯片和封装的性能并提高成品率时，我们决定自己进行封装设计，并修改设计流程以便能够同时考虑芯片、封装及线路板等各项设计因素，目的是通过将IC及其封装从一开始就看成是一个整体而不只是把封装当作一种后端工艺使其性能达到最优。现在其他很多芯片和系统供应商也开始跟随这一趋势。自己进行基底的设计是一个战略性决策，它使我们彻底改变了封装设计的整个流程。　　新技术应用　　根据在先进封装设计中获得的经验，我们发现过去一直沿用的设计工具和设计方法存在很多局限。传统设计工具作出的图纸虽然很好看，但却不一定遵守电气和物理设计规则，而且也不能够从中提取数据进行建模和分析。　　要想使性能得到优化，就需要有能够对先进封装进行电性能设计和分析的软件工具。这种工具可以提供内部数据库访问，在设计过程中预先确定制造、装配以及电气特性等工艺，最后能直接生成照相底图交给基底分包商。　　我们所寻找的设计自动化工具要能清楚地根据先进封装要求对基底互连进行设计分析，而且还要使封装支持更多的裸片功能，如高性能芯片特有的新参数(包括不同电源平面所需的多电压设置、高速I/O、差分对、阻抗匹配以及固定阻抗等)。除了各种应用信号，封装还必须支持大量其它重要信号以及I/O总线。　　在选择新封装设计工具时，我们对几个供应商的商用封装设计工具进行了评估。我们先设计好一个正规的“审核要求”文件，审查了约100个项目，然后定出我们最需要的功能如下：　　1.有没有网络表都能开始进行设计：对单独一个芯片设计来讲，通常从没有网络表开始效率更高，这样可把重点放在提高密度和电气性能上，然后按照其它考虑因素生成实际的芯片到管脚网络表。而另一方面，偶尔也会有一些芯片的封装需要按照预先定义的网络表来完成。　　2.能够构造针对BGA设计的独特“部件”分级数据库：如BGA管脚、梯形通孔、焊接点/基准点以及避开倒装芯片焊盘的阵列形式和走线形式。　　3.能实现非常高布线密度的交互式自动布线器：器件一般都可以任意角度布线，在布线时能把挡道的线“推开”，而且自动遵守BGA设计规则。　　4.能够自动生成焊接点：按照制造工艺的要求由人工构建焊接点将是一个非常沉闷并需要极大耐心的过程。　　5.能将设计和制造规则检查(DRC)综合在一起：综合规则检查有助于在设计过程中进行最初电气分析、热分析和工艺验证。　　6.能将一流的分析软件结合到设计流程中：应该将一流的分析软件加入到设计过程中以便进行详细的分析和描述。　　7.能够导入导出常用数据格式：为了确保适用，该工具必须支持在其它设计阶段使用的数据格式，如DXF、GDS Ⅱ及Gerber等。　　我们选一个用现有芯片设计工具设计的非常复杂的单片BGA封装作为测试标准，这样可以将待选工具与我们现有技术进行性能比较。在试用几个业界领先EDA供应商的产品之后，我们选择了Xynetix Design System公司的Encore软件。我们比较喜欢Encore的界面和它给人的感觉，还有其内置的“智能化特性”。实际上它是专门为单芯片和多芯片封装而设计的，提供有开放式环境，可以将分析融入到设计过程中。　　通用互连建模　　选择标准的一个关键因素就是它必须要能够为我们的内部和外部用户生成封装互连模型，因为他们需要封装模型来完成芯片和系统级电路仿真。因此，VLSI和Xynetix及Ansoft公司合作，将Ansoft的2D和3D参数提取工具装入到Encore设计环境中。　　将两种软件综合在一起后可允许工程人员在Encore内启动分析工具，这比不得不在设计和分析环境之间来回切换要方便得多，而且分析工具的设置和使用也更容易。工程师们可以按照组别、网络类别或单个网络来选择网络，然后自动提取出所有的互连情况如焊线和BGA球等。Ansoft工具可利用Encore的布局数据建立互连的3D模型(如图2)，然后生成RLC矩阵，寄生参数可用来产生Spice模型以进行系统仿真。目前这种综合正处于测试阶段，开放式架构可保证我们容易地添加其它所需分析工具。　　面向流水化作业的工作流程　　迄今为止，Encore已经证明了它能够满足我们的需要。我们完成了一个试验性596球四层设计，目前正在作第二个设计--一个约有700个球间距为1mm的四层EPBGA，上面还有多个不同的电压分区。两个设计都用到该工具的自动连线性能。我们现在进行的倒装芯片设计有1,160个球，间距为1mm，另外还用到多层组装技术以建立复杂的过孔结构。　　我们希望用Encore得到更加流水化的设计流程，这样分包商就不用再重新进入到我们的设计中，也不需要进行多次回顾和纠正。我们还可以在送给供应商之前，通过对设计进行分析对已封装好芯片的性能进行优化(见图3)。　　注意AutoCAD在我们的设计过程中仍保持着重要的地位。它是一个很好的设计工具，已成为当然的工业标准，我们用它导入供应商现有的AutoCAD图纸并生成制造装配图。Encore能直接读取DXF数据并将它转换成“智能”数据，这样就可以在Encore内进行处理。同时我们也能够完成DRC验证，改变设计使性能得到优化，并将设计变换为AutoCAD使用的DXF格式。　　虽然新设计工具能够使我们对封装设计的性能和工艺进行优化，但它还要求封装设计人员具有新的设计思想和技巧。　　Encore可自动完成大部分工作，如在布线过程中自动对焊盘和过孔进行圆角处理等，这对一个优秀并具有可制造性的设计是必要的，自动化节省了大量的时间并改善了效果。但是对主要使用AutoCAD进行引脚结构设计并在这方面具有丰富经验的封装设计师们来说，该工具最主要的优点--电性能规划和遵循设计规则则是全新的。这里的差距很大，因为我们不仅仅要作工具方面的培训，而且还要学习具有电气性能规划的总体设计和布局技术，不过为了得到新一代IC，这是必须要完成的变革。　　更进一步的改变是我们要努力把封装设计作为整个芯片设计流程的一个有机组成部分。该工具的开放式架构对这一合成很有帮助，它可以使设计人员预测出最后的封装将如何影响整个器件和系统的性能。该工具提供了工艺链接、后期验证、电气和热分析以及通过“幕后顾问”直接访问其他工具以便在设计过程中进行监控。这个幕后工具使我们在实际输出之前可以先检查电气、热、制造以及系统级设计参数，通过消除延迟及减少设计和制造部门之间的反复次数来帮助优化设计的性能。　　EDA工具可以大大提高设计速度并为深亚微米器件提供封装方案。我们设定了一个内部目标，在两周内把整个设计流程转换过来，以便对IC的电气性能进行优化。我们相信这样的目标是现实的，它只不过是在现有基础上增加最新的EDA技术而已。　　为什么要使用先进的IC封装？　　先进的IC需要用到先进的封装技术，如球栅格阵列(BGA)、芯片级封装(CSP)以及倒装芯片互连等等，这些封装的优点在于：　　1．I/O数更高：随着目前的IC集成度提高，意味着I/O数量也在急剧增加，而且这个数字还在继续增长。如今300～500个引脚的器件已非常普遍，不久将达到1,000～2,000个引脚，半导体工业协会(SIA)在1997年美国半导体技术趋势报告中预测半导体器件在2012年将发展到5,000个引脚。BGA封装已经成为高I/O引脚器件的首选封装形式，它相对引脚封装来说间距缩小了200%。　　2．尺寸及强度：先进封装可以减少系统的体积和重量，这一优点对消费类电器特别重要，采用小型化芯片封装可使粗笨的产品变得小巧玲珑。此外BGA封装还可以避免细间距器件所固有的引脚易断等制造问题。　　3．性能增强：先进封装技术与带引脚的封装相比器件整体性能可提高40%，部分原因是由于减少了芯片和封装互连的寄生感应，而这类问题会随着芯片的速度和密度的提高而不断增加。 0
2010-1-28 17:34:22　　评论淘帖0 举报相关推荐 • 高性能封装推动IC设计理念创新 1134 • 高性能封装推动IC设计理念创新 1200 • 关于LCD液晶屏IC的封装方式的简单介绍 3798 • PQFN封装技术提高性能 3130 • 简单介绍高性能SKYLAB授时模块的精准授时应用 5304 • 高性能功率器件的封装 2050 • 时钟IC怎么满足高性能时序需求？ 1578 • IC_封装介绍 0 • 基于H．323的高性能MCU设计介绍 2489 • HPC高性能计算知识介绍 2679 5 个讨论