完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
没看懂什么原理，求大神指点！
moduleFSK2_JT( clk, rstn, in, out ); inputclk; inputrstn; inputin; outputout; regout; integeri; integerj; reg[3:0]i_tmp; reg[3:0]cnt; regyt,y0,y1,y2,y3; always@(posedge clk or negedge rstn) begin if(!rstn)cnt<=0; elsebegin if(cnt==4'b1111)cnt<=0; else cnt<=cnt+1'b1; end end always@(posedgeclk or negedge rstn) begin if(!rstn)i<=0; elsebegin if(in==1)i<=i+1; else if(in==0)begin i<=0;end end end always@(posedge clk or negedge rstn) begin if(!rstn)begin y3<=0;i_tmp<=0;end else begin if(i==4) i_tmp<=i; else i_tmp<=0; if(i_tmp>=1) begin i_tmp<=i_tmp-1'b1; y3<=1; end else y3<=0; end end always@(posedge clk or negedge rstn) begin if(!rstn)begin y0<=0;end elsebegin y2<=y3; y1<=y2; y0<=y1; yt<=y0; end end always@(posedge clk or negedge rstn) begin if(!rstn)begin out<=0;end elsebegin if(y3==1|yt==0) out<=0; if(y3==0|yt==1) out<=0; if(y3==0|yt==0) out<=1; if(y3==1|yt==1) out<=0; end end endmodule 
0
|
|
相关推荐
2 个讨论
|
|
|
哪里没看懂最好标注出来，或者告诉大家你是怎么理解的，这样别人才好真正的能帮到你哦
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2727
评论
淘帖
0
4201
