完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
设置上拉电阻.jpg (53.16 KB, 下载次数: )
只看该作者
举报
happylizhi 发表于 2013-10-12 09:58 可以在引脚约束时设置PULL UP或者PULL DOWN
发布
求教FPGA的RAM与EEPROM问题?
1021 浏览 0 评论
LTM4644拉低输入电压是什么原因?
679 浏览 2 评论
基于 FPGA 的目标跟踪电磁炮系统
288 浏览 0 评论
基于FPGA的阵列相机的实时监测和大容量存储
895 浏览 0 评论
FPGA 高级设计:时序分析和收敛
693 浏览 0 评论
新技术VPX VME64总线介绍
3215 浏览 72 评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-7-3 02:39 , Processed in 0.505032 second(s), Total 63, Slave 46 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com