完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
N分频参数控制模块:
module PLL_counter_N (clk,fin,rst,count_N); input fin;//ËøÏà»·ÊäÈëÐźŠinput clk;//ϵͳʱÖÓ input rst; output count_N; reg [14:0]count_N; reg [15:0]cnt; reg cnt_en; reg load; wire cnt_clr; always@(posedge fin)//finÉÏÉýÑص½À´Ê±£¬²úÉú¸÷ÖÖ¿ØÖƱêÖ¾ begin if(!rst) begin cnt_en=0; load=1; end else begin cnt_en=~cnt_en; load=~cnt_en; end end assign cnt_clr=~(~fin&load); always@(posedge clk or negedge cnt_clr) begin if(!cnt_clr) begin cnt<=0;end else if(cnt==65536) begin cnt<=0;end else begin cnt<=cnt+1;end end always@(posedge fin) begin count_N<=cnt/2; end endmodule Testbench模块: module counter_N_tb; reg fin,clk,rst; wire [14:0]count_N; PLL_counter_N counterN(.fin(fin),.clk(clk),.rst(rst),.count_N(count_N)); always begin #1 clk<=~clk; end always begin #100 fin<=~fin; end initial begin rst<=1; clk<=1; fin<=1; #100 rst<=0; #200 rst<=1; #100 rst<=0; #50 rst<=1; end endmodule 求解答,波形仿真count_N的值为什么是这样?求改进方法。
|
|
相关推荐
1个回答
|
|
支持一下,感谢分享~~~~~
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-11 05:22 , Processed in 0.602276 second(s), Total 71, Slave 54 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号