优化FPGA利用率和自动测试设备数据吞吐量参考设计

2018-10-29 09:47:41 2940 DAQ FPGA adc

0 描述 tiDA-01051 参考设计用于演示极高通道数数据采集 (DAQ) 系统（如用在自动测试设备 (ATE) 中的系统）经过优化的通道密度、集成、功耗、时钟分配和信号链性能。利用串行器（如 TI DS90C383B）将多个同步采样 ADC 输出与几个 LVDS 线结合，可显著减少主机 FPGA 必须处理的引脚数量。因此，单个 FPGA 可处理的 DAQ 通道数量大幅增加，而且电路板布线的复杂性也大大降低。主要特色两个 20 位 SAR ADC 通道（最多可扩展至 28 个）三级 MUX 树（每个 ADC 最多 64 个通道）利用串行 ADC 输出数据突出显示吞吐量提升情况适用于可重复的高通道数系统的模块化前端参考设计高达 +/-12V 的输入信号（+/-24Vpp 差动） 0 Schematic/Block Diagram.pdf 2.74 MB , 下载次数: 0 物料清单.pdf 107.82 KB , 下载次数: 0 层图（或 PCB 布局）.pdf 8.44 MB , 下载次数: 0 组装图.pdf 1.96 MB , 下载次数: 0 光绘文件.zip 1.69 MB , 下载次数: 0
举报淘帖0 只看该作者相关推荐 • 如何利用NI LabVIEW技术提高测试系统的吞吐量？ 1730 • 提高BLE吞吐量的可行办法 1664 • Post综合后的利用率只不过是实施后的利用率？ 678 • USB CDC吞吐量问题 1669 • 如何检查数据传输的吞吐量 1692 • 从设备FIFO OUT吞吐量 3149 • iperf固定吞吐量测试如何设置 2739 • 无线测试之吞吐量测试 10826 • 利用NI LabVIEW的并行化技术来提高测试的吞吐量 3836 • 网卡吞吐量测试解决方案 4165 2条评论发表评论只看该作者