发 帖  
  • 3

    用FPGA控制AD采集,AD的时钟信号由FPGA的IO口产生。在接入AD时钟端前,FPGA输出时钟信号(分频产生)的IO口电压值正常跳变,但是一接入AD的时钟端,电压就一直被拉低了,之后我在AD的时钟端用5K的上拉电阻接到VCC, ...
ta 的专栏
关闭

站长推荐 上一条 /7 下一条

返回顶部