发 帖  
经验: 积分:163
电子工程师 da nong ying
北京市 朝阳区 设计开发工程
  • PLL(Phase Locked Loop): 为锁相回路或锁相环,用来统一整合时脉讯号,使高频器件正常工作,如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步。
    h1654155965.3347
    52992次阅读
    0条评论
  • 本设计指南讨论如何设计RS-485接口电路。文中讨论了平衡传输线标准的必要性,并给出了一个过程控制设计例子。文中还分标题讨论了线路负载、信号衰减、失效保护和电流隔离。
    dnjK_WW_CGQJS
    9330次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 0 次赞同

    获得 2 次收藏
关闭

站长推荐 上一条 /7 下一条

返回顶部