王彤彤的回答_可编程逻辑,通信网络,电子工程师 - 电子技术论坛

王彤彤

经验：积分：101

河南科技大学

四川省成都市丨学术研究/学生

查看完整档案 >>

+关注她发私信

她的提问 11 她的回答 25 去回答

回答了问题 2016-12-29 21:41

XILINX FIFO IP核调用问题

王彤彤
电子科技大学

从仿真看，时序都是正确的，如果我把数据位宽设置成一致就可以正常输出数据了，在考虑是不是位宽不一致才出现的问题
回答了问题 2016-12-29 21:39

XILINX FIFO IP核调用问题

王彤彤
电子科技大学

用FIFO的话，如果写的快读的慢，那么读不完的数据可以缓存在FIFO里面吧，这就是为啥要计算FIFO的深度应该是多少，而调用IP核生成的fifo,实际上就是一个双端口的块RAM,我是一直这么理解的 ...
回答了问题 2016-12-26 17:28

XILINX FIFO IP核调用问题

王彤彤
电子科技大学

考虑过这个方案，并串转换，但是32位的数据时钟是100M，如果采用移位输出的话，那么输出时钟是不是应该是3.2GHz呢？这个时钟频率对于FPGA来说太大了，如果不采用这么大的时钟，感觉会丢数据 ...
回答了问题 2016-12-26 17:06

XILINX FIFO IP核调用问题

王彤彤
电子科技大学

FIFO 的IP不支持32位输入，1位输出，我把设计改为一个FIFO，32位输入，8位输出，仍然没有输出，改为32位输出就正常了，所以在考虑，是不是FIFO的IP不支持不同位宽的设计 ...
回答了问题 2016-12-25 15:28

XILINX FIFO IP核调用问题

王彤彤
电子科技大学

有什么地方逻辑说不通吗
回答了问题 2016-12-9 13:06

FX3 USB3.0 CYUSB3014求助

王彤彤
电子科技大学

做USB3.0的数据传输时，检测到的是3.0，但是BUS HOUND显示的USB工作模式是2.0，怀疑是电脑端口是2.0的，但是control center 检测出的是3.0，而且USB线连接的也是电脑主机的3.0端口，所以实在不知道什么原因了，哪位 ...
回答了问题 2016-6-19 15:03

上位机与FPGA通信时的数据存储问题

王彤彤
电子科技大学

嗯嗯，好的，我试试，谢谢你！
回答了问题 2016-6-19 15:02

上位机与FPGA通信时的数据存储问题

王彤彤
电子科技大学

谢谢你，我试试看！
回答了问题 2016-6-15 17:43

上位机与FPGA通信时的数据存储问题

王彤彤
电子科技大学

嗯嗯，这个明白，我是想问，数据在电脑上是以什么形式存在的，也就是导入到软件界面的数据文件是什么文件？新手不太懂，是不是我问的问题不对哦 ...
回答了问题 2016-6-15 17:23

上位机与FPGA通信时的数据存储问题

王彤彤
电子科技大学

利用USB和UART接口的，不明白的是数据以什么形式通过软件界面从电脑传到FPGA，比如说我有一堆数据要传，这些数据放在什么地方传呢？是存成BIN文件或者其他什么？ ...
回答了问题 2016-4-26 18:59

PLL的输出不能配置成想要的时钟

yangtuzi2016
北京的卢深视科技有限公司

好的，多谢了！
回答了问题 2016-4-25 16:05

PLL的输出不能配置成想要的时钟

yangtuzi2016
北京的卢深视科技有限公司

最近也遇到时钟芯片不能配置成想要的时钟，请问能分享下你是怎么解决的吗？多谢了！
回答了问题 2016-4-17 16:16

CDCE72010时钟频率问题

王彤彤
电子科技大学

你好，请问你用过这个芯片吗？我也觉得是我配置的问题，又不知道错在哪了
回答了问题 2016-4-16 18:13

数字滤波器FIR采样率问题

王彤彤
电子科技大学

谢谢！已经解决了！
回答了问题 2015-11-12 09:32

AD采集中数字信号的判决恢复

王彤彤
电子科技大学

嗯嗯，谢谢你！

12 / 2 页下一页

ta 的专栏

关注

粉丝

搜索历史

站长推荐 /6