发 帖  
  • 收藏了文章 2024-9-23 13:55
    Xilinx Vivado开发环境编译HDL时,对时钟信号设置了编译规则,如果时钟由于硬件设计原因分配到了普通IO上,而非_SRCC或者_MRCC专用时钟管脚上时,编译器就会提示错误。...
    0
    4510次阅读
    0条评论
  • 加入了小组 2024-7-30 18:53
ta 的专栏

成就与认可

  • 获得 0 次赞同

    获得 1 次收藏
关闭

站长推荐 上一条 /7 下一条

返回顶部