jacob_zhang收藏的文章_可编程逻辑,汽车电子,工程师 - 电子技术论坛

jacob_zhang

经验：积分：76

工程师 Yosun

湖北省武汉市丨设计开发工程

查看完整档案 >>

+关注发私信

文章 14 资料 0 帖子 1 产品 0 方案 0

LVDS高速ADC接口_Xilinx FPGA实现 2018-06-30 10:23

LVDS 即Low-Voltage Differential Signaling。FPGA的selecteIO非常强大，支持各种IO接口标准，电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。像ISERDES，IDDR，IDELAY，OSERDES，ODDR这种资源在FPGA的IOB中多得是（每个IO都对应有，最后具体介绍），根本不担心使用。

Hx

23097次阅读

0条评论
高精度，快速度！盘点国产化浪潮下的国内ADC厂商们 2021-08-19 08:08

模拟数字转换器ADC连接着现实模拟世界与电子系统，是芯片产业皇冠上的明珠。ADC产业国产化并不是一条好走的路，但国内不少研发团队已经取得了成绩，打开了市场，在外资垄断市场上取得了突破。

Li Ningyuan

84726次阅读

0条评论
采用FPGA实现多级CIC滤波器的四倍抽取一 2019-06-22 10:35

在实现多级CIC滤波器前我们先来了解滑动平均滤波器、微分器、积分器以及梳状滤波器原理。CIC滤波器在通信信号处理中有着重要的应用。

电子工程师

2980次阅读

0条评论
FPGA应用技巧和诀窍：模拟DDS（调频调相） 2017-09-20 09:17

DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写，是一项关键的数字化技术。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点。先说明一下，要产生真正的模拟信号，需要接A/D转换芯片，这次主要是产生FPGA发出的数字信号（在modelsim中以模拟量查看）。首先先看一下整体的连接图：其中sin_rom模块是存储正弦波形数据的rom（rom调用quartusip核），深度256，宽度8位，我们用产生好的mif文件（可以利用mif_ma

黄博

9002次阅读

0条评论
基于FPGA实现频率和可调相位的DDS 2019-02-17 11:12

从查找表读取出来的数据，经DA转换芯片可以直接输出进行滤波或其他操作，最后可使用示波器进行观察波形变化。

电子工程师

4021次阅读

0条评论
各种波束合成方法,你真的都了解吗? 2019-08-07 18:09

近期最实用、最有效的波束合成方法是混合数模波束成型，它实质上是将数字预编码和模拟波束合成结合起来，在一个空间（空间复用）中同时产生多个波束。

kO1n_analog_dev

20710次阅读

0条评论
一文详解Xilinx GTX/GTH及2D eye scan的基本原理 2020-12-15 15:54

本文介绍Xilinx GT的一些概念，对GT没有概念但是有时间的童鞋推荐先看一下此文（Xilinx 7系列FPGA 高速收发器GTX/GTH的一些基本概念），补充一些基础概念。随着高速数据传输的普及，Serdes已经成为FPGA上重要的I/O接口。而线速率也不断的提高。更高的线速率也就带来了更大的通道衰减影响。通常，Serdes接收端需要打开内部的均衡来对高速串行信号进行处理，保证内部的有效信号能够等到放大而噪声可以被抑制，并最终恢复出正确的数据。通常，高速信号到

电子设计

10009次阅读

0条评论
Xilinx FPGA的同步复位和异步复位 2018-07-13 09:31

对于xilinx 7系列的FPGA而言，flip-flop支持高有效的异步复/置位和同步复位/置位。对普通逻辑设计，同步复位和异步复位没有区别，当然由于器件内部信号均为高有效，因此推荐使用高有效的控制信号，最好使用高有效的同步复位。输入复位信号的低有效在顶层放置反相器可以被吸收到IOB中。

电子工程师

6560次阅读

0条评论
Xilinx Vivado I/O延迟约束介绍 2020-11-29 10:01

1 I/O延迟约束介绍要在设计中精确建模外部时序，必须为输入和输出端口提供时序信息。Xilinx Vivado集成设计环境（IDE）仅在FPGA边界内识别时序，因此必须使用以下命令指定超出这些边界的延迟值： 1，set_input_delay 2，set_output_delay 2 输入延迟（Input Delay） set_input_delay命令指定输入端口上相对于设计接口处时钟边沿的输入路径延迟。在考虑应用板时，输入延迟表示以下各项之间的相位差： A.数据从外部芯片通过电路板传播到FPGA的输入封装引脚。 B.相关的板

454398

5104次阅读

0条评论
基于高精度可编程延迟单元实现高性能8倍采样器的设计 2020-03-03 17:04

异步串行数据接口要求接收器恢复数据，方式是对比特流进行检查，并在所发送数据未附带时钟时确定每个位的采样位置。有几种方法可以在 Xilinx FPGA 中实现此类接收器。RocketIO收发器就是专门为这一任务设计的，但并非在所有 Xilinx FPGA 中都可用。根据器件系列和速度级别不同，SelectIO 的输入端和 FPGA 逻辑资源可以实现比特率高达近 1 Gb/s 的异步串行接收器。

牵手一起梦

1988次阅读

0条评论
ADC中的数字下变频的分析和其高性能优势 2017-11-17 15:50

高速ADC 现已具备足够的处理能力将DDC 功能带入信号链。如果系统不需要使用宽频带奈奎斯特率ADC 的完整带宽，则可通过DDC 滤除不想要的数据和噪声。这样能改善信号采集的SNR 和SFDR。较低的带宽能降低FPGA 收发器（例如Artix-7）的数据接口负担，并有助于设计更复杂的信号采集系统。

电子工程师

10042次阅读

0条评论
基于Xilinx 7系列GTX高速收发器的初步调试方案 2020-12-15 17:18

本来写了一篇关于高速收发器的初步调试方案的介绍，给出一些遇到问题时初步的调试建议。但是发现其中涉及到很多概念。逐一解释会导致文章过于冗长。所以单独写一篇基本概念的介绍，基于Xilinx 7系列的GTX。需要说明，文本只是初步介绍基本概念，会尽量使用通俗浅显的描述而避免使用专业词汇，也只会描述一些基本的、常用的内容，不能保证全面型。所以从专业角度看，可能部分用词和原厂文档有出入，同时覆盖面不够，请见谅。 GTP、GTX、GT

电子设计

5514次阅读

0条评论
Xilinx高速收发器GTX/GTH的2D眼图测量功能 2019-03-09 10:47

随着高速数据传输的普及，Serdes已经成为FPGA上重要的I/O接口。而线速率也不断的提高。更高的线速率也就带来了更大的通道衰减影响。通常，Serdes接收端需要打开内部的均衡来对高速串行信号进行处理，保证内部的有效信号能够等到放大而噪声可以被抑制，并最终恢复出正确的数据。

电子工程师

8843次阅读

0条评论
cadence布线设置/cadence pcb如何布线 2018-02-07 14:16

其功能可缩短布线时间，并加速产品更早的上市，强大的基于形状的走线推挤功能带来了高生产效率的互联环境，同时可实时地显示长度和时序容限，动态铺铜功能提供了在放置和布线迭代时的实时铺地填充和修复功能，该PCB编辑器还可以产生全套底片加工，裸板装配和测试输出。包括Gerber 274xNC drill和各种格式的裸板测试。

jf_f8pIz0xS

19018次阅读

0条评论

ta 的专栏

成就与认可

获得 0 次赞同
获得 14 次收藏

关注

粉丝

搜索历史

成就与认可

站长推荐 /7