发 帖  
经验: 积分:9
华北电力大学
  • 回答了问题 2012-5-18 22:04

    大家帮我看下这个简单的VHDL的程序吧

    华北电力大学
    我想做的是细胞自动机,产生伪随机序列的。就先写个4寄存器的试试。感觉初始信号都是0000,然后后面的就一直是0,该怎么解决?谢谢~ LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; ENTITY ca3 IS ...
ta 的专栏
关闭

站长推荐 上一条 /7 下一条

返回顶部