发 帖  
经验: 积分:10
233
广东省 广州市 学生
  • 对于Layout人员来说,对于DDR这一块,可能主要关注的是信号线之间的等长。下面我们也来复习一下,DDR各组信号需要满足的时序关系:地址/命令,控制和时钟之间等长;DQ与之对应的DQS组内等长;DQS与CLK之间有一个相对宽松的等长关系。
    电子工程师
    6092次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 0 次赞同

    获得 1 次收藏
关闭

站长推荐 上一条 /6 下一条

返回顶部