DianLuZhiJia24的个人主页_电子工程师 - 电子技术论坛

DianLuZhiJia24

经验：积分：10

查看完整档案 >>

+关注发私信

他的动态

发布了文章 2023-2-20 09:35

MCU芯片设计了mbist、scan chain之后，功能仿真失败？

接着上文，MCU芯片设计了mbist、scan chain之后，功能仿真失败？...

0

1618次阅读

0条评论
发布了文章 2023-2-19 10:11

MCU芯片设计添加mbist、scan chain之后仿真失败如何解决

由于增加了大量的mux来完成时钟、复位可控，导致中端网标中的cell有工艺库文件指定的delay参数，默认是1ns，那么会造成clk delay，比如插入两级mux就会形成2ns延时...

0

1540次阅读

0条评论
发布了文章 2023-2-14 14:49

芯片设计之模拟IC设计设计全流程分析图

射频芯片作为模拟电路王冠上的明珠，一直被认为是芯片设计中的“华山之巅”。一方面因为射频电路的物理形状和周围介质分布会对射频信号的传输造成很大影响。...

0

2203次阅读

1条评论
发布了文章 2023-2-8 16:09

MCU芯片的Memory Bist设计实战(一）

就是SRAM MBIST_CLK延时下来刚好和SRAM测试地址TADDR的跳变完全对齐了，造成了SRAM的memory model的建立/保持时间违例，SRAM model在timing违例情况下Q端输出为X态。下文具体内容请移步知识星球查...

0

3219次阅读

0条评论
发布了文章 2022-12-29 09:16

详解Spyglass使用(二）

接着上文继续聊，详解Spyglass使用(一)，在看到一条条lint Warning信息后，怎么才能更清晰地知道warning的具体原因呢？告诉你一个好习惯！...

0

5068次阅读

0条评论
发布了文章 2022-12-28 09:27

详解Spyglass使用(一)

作为IC设计人员，熟练掌握数字前端语法检查工具Spyglass的重要性不言而喻，本文手把手教你学习Spyglass工具。...

0

6158次阅读

0条评论
发布了文章 2022-12-20 14:19

时序分析命令set_clock_sense编程案例

异或逻辑中：clock unate的极性跟另一个input有关，是一个non-unate的信号。pulse generator的输出不是unate。...

0

5680次阅读

0条评论
发布了文章 2022-12-14 10:51

香山处理器“南湖”DFT设计范例

香山处理器的第二代微架构，南湖微架构，引入了L3 Cache，可配置多核形态，我们完成流片的是双核版本的南湖。较第一代雁栖湖，设计规模在大幅膨胀，主频也从1.3GHz提升到2GHz。规模化之后对DFT设计及物理实现都造成新的挑战，我们的设计...

0

2991次阅读

0条评论
发布了文章 2022-11-30 09:04

如何使用TinyML在内存受限的设备上部署ML模型呢

TinyML 是一个充满机遇的激动人心的领域。只需很少的预算，我们就可以赋予与周围世界巧妙互动的物体生命，并让我们的生活方式变得更美好。...

0

1134次阅读

0条评论
发布了文章 2022-11-21 12:05

ARM MCU的软硬件debug过程

从下图lst文件看得到的确有三条str指令，但是为何第三条str指令未执行？我们对比下优化选项是-O0的机器指令。...

0

944次阅读

0条评论
发布了文章 2022-11-9 11:01

Demosaic算法实战编码分享

Demosaic算法简单来说就是插值，根据邻域像素的色彩插值出本像素的值。但是简单的双线性插值的方法在IQ上面有缺陷，在图像的边缘，会产生伪彩色。本文采用的Demosaic算法是G基于边缘方向 RB基于色差恒定。...

0

2274次阅读

0条评论
发布了文章 2022-11-4 10:06

中国射频芯片的先河浅谈锐迪科射频芯片的故事

2006年，锐迪科研发出了能够替代当时市面上主流产品的GSM射频放大器芯片RDA6212。只需稍微调整相关匹配，不需要更改pcb电路设计，这块芯片就能完成对当时主流产品的完全替代。...

0

2012次阅读

0条评论
发布了文章 2022-10-18 09:19

RISC-V CPU调试机制的设计原理

本文将详细介绍RISC-V CPU调试机制的设计原理。...

0

2233次阅读

0条评论
发布了文章 2022-10-10 10:42

可以用captable代替qrcTechfile文件吗

随着先进工艺已经进入到3nm阶段，EDA工具对Delay计算的准确度变得十分具有挑战性，Cadence设置如下表参数，通过setDesignMode -process 40可以直接全局配置Cadence相关参数为40nm模式，增强避免多次配...

0

2493次阅读

0条评论