HICTgroup的专栏_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

HICTgroup

经验：积分：2

查看完整档案 >>

+关注发私信

AD9213射频模数转换器的特征
2023-11-18 10:00

高瞬时动态范围−155 dBFS/Hz(10 GSPS)，−9 dBFS，170 MHz输入−153 dBFS/Hz(10 GSPS，−1 dBFS，170 MHz输入)SFDR：70 dBFS，10 GSPS，−1 d...

0

1216次阅读

0条评论
如何利用7系列GTX收发器实现SMPTE SDI呢？
2023-11-14 09:14

（SMPTE）串行数字接口（SDI）标准族广泛应用于专业视频设备中。...

0

1139次阅读

0条评论
AXI时基看门狗定时器(WDT)概述
2023-10-16 11:10

XilinxLogiCORE IP AXI4-Lite时基看门狗定时器(WDT)是一个32位外设，提供32位自由运行时基和看门狗定时器。...

0

1006次阅读

0条评论
Xilinx LogiCORE IP视频定时控制器内核简介
2023-10-16 11:06

Xilinx LogiCORE IP视频定时控制器内核是一款通用视频定时生成器和检测器。该内核可通过完整的寄存器集进行高度编程，从而控制各种定时生成参数。这种可编程性与一组全面的中断位相结合，可轻松集成到处理器系统中，实...

0

492次阅读

0条评论
LogiCORE IP AXI UART 16550内核简介
2023-10-16 11:02

LogiCORE IP AXI 通用异步接收发送器 (UART) 16550 连接到高级微控制器总线架构 (AMBA) AXI，为异步串行数据传输提供控制器接口。该软 IP 核旨在通过 AXI4-Lite 接口进行连接。...

0

3653次阅读

0条评论
LogiCORE IP JESD204内核概述
2023-10-16 10:57

LogiCORE IP JESD204内核实现了一个JESD204B接口，使用GTX、GTH、GTP或GTY（仅限UltraScale和UltraScale+）收发器在1至8个通道上支持1至12.5 Gb/s(1)的线路...

0

846次阅读

0条评论
LogiCORE JTAG至AXI Master IP核简介
2023-10-16 10:12

LogiCORE JTAG至AXI Master IP核是一个可定制的核，可生成AXIAXI总线可用于处理和驱动系统中FPGA内部的AXI信号。AXI总线接口协议可通过IP定制Vivado中的一个参数来选择。集成设计环...

0

890次阅读

0条评论
AXI中断控制器(INTC)v4.1简介
2023-10-7 11:45

LogiCORE™ IP AXI中断控制器(INTC)内核接收来自外围设备的多个中断输入，并将它们合并到或中断输出到系统处理器。...

0

1329次阅读

0条评论
AXI IIC总线接口介绍
2023-9-28 15:56

LogiCORE™IPAXI IIC总线接口连接到AMBA®AXI规范，提供低速、两线串行总线接口，可连接大量流行的设备。...

0

5001次阅读

0条评论
什么是AXI？AXI如何工作？
2023-9-27 09:50

Xilinx 从 Spartan-6 和 Virtex-6 器件开始采用高级可扩展接口 (AXI) 协议作为知识产权 (IP) 内核。Xilinx 继续将 AXI 协议用于针对 7 系列和 Zynq-7000 All P...

0

1482次阅读

0条评论
LogiCORE IP AXI4-Stream FIFO内核解决方案
2023-9-25 10:55

LogiCORE IP AXI4-Stream FIFO内核允许以内存映射方式访问一个AXI4-Stream接口。该内核可用于与AXI4-Stream IP接口，类似于LogiCORE IP AXI以太网内核，而无需使用...

0

1146次阅读

0条评论
modelsim自动化仿真实验利用脚本实现modelsim自动化仿真
2023-7-19 10:10

大家好！今天给大家带来的是modelsim自动化仿真程序。我们在代码编写完成时，通常都需要先进行仿真，然后上板实验。但是如果我们每次仿真都要去新建一个工程，添加.v文件以及testbench文件，然后编译，再添加波形，这...

0

1465次阅读

0条评论
Virtual Input/Output IP核的几个重要参数
2023-6-1 09:18

大家好！今日给大家介绍下Virtual Input/Output IP 核的几个重要参数。...

0

1275次阅读

0条评论
Xilinx源语：Input DDR Overview(IDDR)介绍
2023-5-29 09:46

7系列设备在ILOGIC块中具有专用寄存器，用于实现输入双倍数据速率（DDR）寄存器。此功能用于实例化IDDR基元。...

0

2153次阅读

0条评论
GMII to RGMII IP核的一些参数
2023-5-25 09:30

大家好！今天给大家介绍一下GMII to RGMII IP 核的一些参数的含义。其他IP核参数请看文档pg160。...

0

3732次阅读

0条评论