HTC33448899的专栏_电子工程师 - 电子技术论坛

HTC33448899

经验：积分：0

查看完整档案 >>

+关注发私信

FPGA编程语言——verilog语法详解
2023-2-2 10:03

一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块有交互联系的现存电路或激励信...

0

9984次阅读

0条评论
关于达摩院《2023十大科技趋势》的详细解读
2023-1-13 09:18

Chiplet 是硅片级别的“解构 - 重构 - 复用”，它把传统的 SoC 分解为多个芯粒模块，将这些芯粒分开制备后再通过互联封装形成一个完整芯片。芯粒可以采用不同工艺进行分离制造...

0

911次阅读

0条评论
通过Verilog实现对一个频率的任意占空比的任意分频
2023-1-5 09:33

在verilog程序设计中，我们往往要对一个频率进行任意分频，而且占空比也有一定的要求这样的话，对于程序有一定的要求，现在我在前人经验的基础上做一个简单的总结，实现对一个频率的任意占空比的任意分频。...

0

2399次阅读

0条评论
华为天才少年稚晖君确认离职或开启机器人创业
2022-12-27 16:07

有传言称华为天才少年“稚晖君”离职，而且在华为内部心声社区，稚晖君工号已无法搜到，12月27日，其本人在微博更新状态，确认了此事。同时稚晖君还提到自己在社交平台的视频更新，他表示自己不可能做全职up主。天才少...

0

1565次阅读

0条评论
代码编写中verilog的设计规范
2022-11-25 09:26

在testbench中避免使用绝对的时间,如#20,#15或#(CYC+15)等,应该在文件前面使用parameter定义一些常量,使得时间的定义象#(CYC+OFF0)的形式,便于修改。...

0

1179次阅读

0条评论
verilog语言编写规范
2022-11-23 17:28

本规范的目的是提高书写代码的可读性可修改性可重用性优化代码综合和仿真的结果指导设计工程师使用VerilogHDL规范代码和优化电路规范化公司的ASIC设计输入从而做到。...

0

1118次阅读

0条评论
FPGA设计的经验技巧和基本知识
2022-11-17 10:38

反之，如果一个设计的时序要求很高，普通方法达不到设计频率，那么可以通过数据流串并转换，并行复制多个操作模块，对整个设计采用“乒乓操作”和“串并转换”的思想进行处理，在芯片输出模块处再对数据进行“并串转换”。从而实现了用面...

0

865次阅读

0条评论
2022年国内外芯片发展情况及差距分析
2022-11-15 09:51

芯片行业的设计领域，指的是规格制定、架构设计到tape－out的所有流程。 tape out，指提交最终GDSII文件给工厂做加工。...

0

14623次阅读

0条评论
AMD ZEN 4架构的前端内存子系统及AVX-512的深度解读
2022-11-14 09:26

迁移到新的制程节点涉及工作量和风险。英特尔通过众所周知的“Tick-Tock”策略降低了这种风险。每个“Tick”代表一个主要的微架构更改，而每个“Tock”是一个新制程节点的端口，具有非常小的更改。...

0

2982次阅读

0条评论
Verilog常用基础语法全梳理
2022-11-10 10:05

主要有三种最基本的功能定义方法，分别是always，assign，initial。一个module里面可以写多个always，assign，initial，这些功能在电路通电之后也是同时开始执行的。...

0

4164次阅读

0条评论
ZYNQ的时钟管理系统和配置方法
2022-11-1 09:18

PS_CLK:系统晶振的时钟，这个是PS端的的时钟来源，经过一个叫PLL的锁相环功能部件，输出到ARM PLL和I/O PLL以及DDR PLL，后续的子部件均由这三个时钟源输出。...

0

8122次阅读

0条评论
时钟设计技巧
2022-10-26 09:04

时钟信号在很大程度上决定了整个设计的性能和可靠性，尽量避免使用FPGA内部逻辑产生的时钟，因为它很容易导致功能或时序出现问题。内部逻辑（组合逻辑）产生的时钟容易出现毛刺，影响设计的功能实现；组合逻辑固有的延时也容易导致时...

0

1151次阅读

0条评论
Zynq在非JTAG模式下的启动配置流程
2022-10-19 09:11

在无 JTAG 的模式下，Zynq 是通过片上CPU完成对芯片的配置，也就是PS和PL的配置是通过 PS 处理器 ARM 核来实现的。需要注意的是，与传统的 Xilinx 7 系列 FPGA 芯片不同，Zynq 是不支持...

0

1263次阅读

0条评论
怎样去配置ZYNQ空间的详细地址呢
2022-10-18 15:22

然后从FFFC_0000开始的256KB中分配给OCM(OCM分配方式有两种，后面会说到）。...

0

2673次阅读

0条评论
zynq 7000系列三个命令的简单介绍
2022-10-17 09:19

目前我在我的zynq 开发版上测试，成功将根文件系统扩容到336M，至于为什么只能扩容到336M，暂时还没找到相关的资料（我的zynq 开发版硬件ddr3是4G,内存是512M）,如果有知道原因的，恳请留言评论，在此感激...

0

1504次阅读

0条评论

ta 的专栏

关注

粉丝

搜索历史

FPGA编程语言——verilog语法详解

关于达摩院《2023十大科技趋势》的详细解读

通过Verilog实现对一个频率的任意占空比的任意分频

华为天才少年稚晖君确认离职 或开启机器人创业

代码编写中verilog的设计规范

verilog语言编写规范

FPGA设计的经验技巧和基本知识

2022年国内外芯片发展情况及差距分析

AMD ZEN 4架构的前端内存子系统及AVX-512的深度解读

Verilog常用基础语法全梳理

ZYNQ的时钟管理系统和配置方法

时钟设计技巧

Zynq在非JTAG模式下的启动配置流程

怎样去配置ZYNQ空间的详细地址呢

zynq 7000系列三个命令的简单介绍

站长推荐 /7

华为天才少年稚晖君确认离职或开启机器人创业