18610280030jing的专栏_电子工程师 - 电子技术论坛

18610280030jing

经验：积分：2

查看完整档案 >>

+关注发私信

SystemVerilog中的操作方法
2022-10-31 10:10

SystemVerilog提供了几个内置方法来支持数组搜索、排序等功能。...

0

2824次阅读

0条评论
SystemVerilog中的队列
2022-10-31 10:09

队列是大小可变的有序集合，队列中元素必须是同一个类型的。队列支持对其所有元素的访问以及在队列的开始或结束处插入和删除。...

0

4023次阅读

0条评论
SystemVerilog中的Queue Methods
2022-10-31 09:20

上面我们通过队列dq1展示了push和pop的行为。然后我们声明了有界队列q3，最大的index限制是5，所以这个队列最大的size是6....

0

1042次阅读

0条评论
System Verilog中的Bits与Bytes是等价的吗
2022-10-26 11:23

正如我们所知，“bit”是无符号的，而“byte”是有符号的。那么，你认为下面两个声明是等价的吗?...

0

797次阅读

0条评论
SystemVerilog动态数组的大小更改展示
2022-10-21 09:43

需要使用" new "操作符实例化一个动态数组，使用[]表示。在实例化过程中，会设置动态数组的大小。...

0

1453次阅读

0条评论
SystemVerilog中数组的赋值、索引和切片
2022-10-20 10:13

数组可以作为参数传递给子程序，当数组作为值传递给子程序时，会将这个数组复制一份传递给子程序。...

0

5318次阅读

0条评论
unpacked数组和packed数组的主要区别
2022-10-18 09:13

unpacked数组和packed数组的主要区别是unpacked数组在物理存储时不能保证连续，而packed数组则能保证在物理上连续存储。...

0

2834次阅读

0条评论
关于有符号数据类型的示例
2022-10-17 14:40

我们学习一下Systemverilog中的有符号数据类型的赋值。...

0

1030次阅读

0条评论
关于字符串数据类型的示例
2022-10-17 14:38

字符串数据类型是一个有序的字符集合。...

0

2112次阅读

0条评论
SystemVerilog中$cast的应用
2022-10-17 14:35

SystemVerilog casting意味着将一种数据类型转换为另一种数据类型。在将一个变量赋值给另一个变量时，SystemVerilog要求这两个变量具有相同的数据类型。...

0

2851次阅读

0条评论
Systemverilog event的示例
2022-10-17 10:21

event是SystemVerilog语言中的一个强大特性，可以支持多个并发进程之间的同步。...

0

1551次阅读

0条评论
typedef的应用实例
2022-10-14 09:33

" typedef "仅仅意味着提供一个类型名，可以简单地理解为文本替换，提高代码的可读性。 typedef existing_type mytype; 例如： typedef enum {NO, YES} ...

0

927次阅读

0条评论
浅析SystemVerilog中的枚举类型
2022-10-13 09:44

枚举类型定义了一组具有名称的值，在没有指定值时默认是int型数值。...

0

1618次阅读

0条评论
Static变量和Local变量的区别
2022-10-12 09:35

变量可以分为3类，即Static、Automatic、和Local。如下表所示。...

0

1388次阅读

0条评论