18610280030jing的个人主页_电子工程师 - 电子技术论坛

18610280030jing

经验：积分：2

查看完整档案 >>

+关注发私信

他的动态

发布了文章 2022-11-7 10:17

SystemVerilog中的Packed Structure

一个packed structure有很多的bits组成，这些bit在物理上连续存储。packed structure只允许包含packed数据类型。...

0

2151次阅读

0条评论
发布了文章 2022-11-7 09:44

SystemVerilog中的package

SystemVerilog packages提供了对于许多不同数据类型的封装，包括变量、task、function、assertion等等，以至于可以在多个module中共享。...

0

1214次阅读

0条评论
发布了文章 2022-11-3 09:59

SystemVerilog中可以嵌套的数据结构

SystemVerilog中除了数组、队列和关联数组等数据结构，这些数据结构还可以嵌套。...

0

1563次阅读

0条评论
发布了文章 2022-11-1 09:50

systemverilog和verilog的区别

队列同样可以保存类对象，这在验证环境中是非常有用的，下面是一个例子。...

0

2470次阅读

0条评论
发布了文章 2022-10-31 10:12

SystemVerilog中的关联数组

关联数组实际上是一种查找表，内存空间直到被使用时才会分配，每个数据项都会有一个特定的“键（索引）”，索引的类型不局限于整型。...

1

3552次阅读

0条评论
发布了文章 2022-10-31 10:10

SystemVerilog中的操作方法

SystemVerilog提供了几个内置方法来支持数组搜索、排序等功能。...

0

2696次阅读

0条评论
发布了文章 2022-10-31 10:09

SystemVerilog中的队列

队列是大小可变的有序集合，队列中元素必须是同一个类型的。队列支持对其所有元素的访问以及在队列的开始或结束处插入和删除。...

0

3932次阅读

0条评论
发布了文章 2022-10-31 09:20

SystemVerilog中的Queue Methods

上面我们通过队列dq1展示了push和pop的行为。然后我们声明了有界队列q3，最大的index限制是5，所以这个队列最大的size是6....

0

1011次阅读

0条评论
发布了文章 2022-10-26 11:23

System Verilog中的Bits与Bytes是等价的吗

正如我们所知，“bit”是无符号的，而“byte”是有符号的。那么，你认为下面两个声明是等价的吗?...

0

776次阅读

0条评论
发布了文章 2022-10-21 09:43

SystemVerilog动态数组的大小更改展示

需要使用" new "操作符实例化一个动态数组，使用[]表示。在实例化过程中，会设置动态数组的大小。...

0

1395次阅读

0条评论
发布了文章 2022-10-20 10:13

SystemVerilog中数组的赋值、索引和切片

数组可以作为参数传递给子程序，当数组作为值传递给子程序时，会将这个数组复制一份传递给子程序。...

0

5210次阅读

0条评论
发布了文章 2022-10-18 09:13

unpacked数组和packed数组的主要区别

unpacked数组和packed数组的主要区别是unpacked数组在物理存储时不能保证连续，而packed数组则能保证在物理上连续存储。...

0

2738次阅读

0条评论
发布了文章 2022-10-17 14:40

关于有符号数据类型的示例

我们学习一下Systemverilog中的有符号数据类型的赋值。...

0

986次阅读

0条评论
发布了文章 2022-10-17 14:38

关于字符串数据类型的示例

字符串数据类型是一个有序的字符集合。...

0

2065次阅读

0条评论
发布了文章 2022-10-17 14:35

SystemVerilog中$cast的应用

SystemVerilog casting意味着将一种数据类型转换为另一种数据类型。在将一个变量赋值给另一个变量时，SystemVerilog要求这两个变量具有相同的数据类型。...

0

2789次阅读

0条评论