发 帖  
  • 系统函数$readmemh和$readmemb分别用来读取十六进制文件和二进制文件。貌似没有读十进制的。txt中的数据每行一个不需要逗号和最后一个数据后面的分号,数据格式对应。更多使用可以查询IEEE的Verilog语法...
    0
    870次阅读
    0条评论
  • 因为RTL freeze前,你可以通过修改RTL来更正你发现的bug。然而RTL freeze之后,后端人员做好了floorplan,或者已经开始布局布线,这个时候再去重新做一遍,既耗时耗力,又会惹怒后端。这显然不是好的...
    2
    5850次阅读
    0条评论
  • 而今,除了少数应用外,最先进的处理节点对所有应用而言都太过昂贵。在大多数情况下,架构创新是提供更高性能的唯一途径。对于计算要求较高的应用而言,理想情况下,处理器架构应与计算工作负载相匹配。...
    0
    2542次阅读
    0条评论
  • 某种意义上来说,芯片很脆弱。在生产中,外界环境的各种变化,比如PVT,都可能会使芯片产生不同的误差,从而导致同一晶圆上不同区域上的芯片里的晶体管速度变快或变慢,从而产生corner的概念。...
    0
    5745次阅读
    0条评论
  • Verilog提供了很多对文件操作的系统任务和函数,例如打开关闭文件、向文件写入值、从文件读出值等等。...
    0
    1471次阅读
    0条评论
  • 公司目前主要产品的为ezchip集成设计工具。通过web服务在线配置或文本描述的方式输入设计意图,该工具可自动完成芯片集成HDL源代码、设计文档、验证环境及时序约束脚本的设计,通过与目前主流EDA工具的协同工作,可极大地...
    0
    1628次阅读
    0条评论
  • 是什么造就了一个好的模拟 IP?具体来说,创建一个好的模拟 IP 需要什么?合适的电路架构至关重要。对于商业产品,架构应该是稳定、健壮的,并且对工艺和生产变化有足够的容忍度。...
    0
    2582次阅读
    0条评论
  • 在芯片设计的中间和最后阶段,比如综合、DFT、APR、ECO等阶段,常常要检查设计的一致性。也叫逻辑等价性检查(Logic Equivalence Check),简称LEC。...
    0
    3516次阅读
    0条评论
  • 然而再复杂的算法,在设计工程师的眼里,也就是一堆数学公式,算法设计者也应该尽量做简单的算法实现,比如除法,求幂次方、开平方等复杂运算到了设计工程师这里都已经转化成了简单的乘法和加法运算。更复杂的就是累加、累乘(我所能接触...
    0
    828次阅读
    0条评论
  • UCIe能够满足几乎所有计算领域,包括云端、边缘端、企业、5G、汽车、高性能计算和移动设备等,对算力、内存、存储和互连不断增长的需求。UCIe 具有封装集成不同Die的能力,这些Die可以来自不同的晶圆厂、采用不同的设计...
    0
    814次阅读
    0条评论
  • 随着先进工艺已经进入到3nm阶段,EDA工具对Delay计算的准确度变得十分具有挑战性...
    0
    1222次阅读
    0条评论
  • 写代码是给别人和多年后的自己看的。 关于Verilog代码设计的一些风格和方法之前也写过一些Verilog有什么奇技淫巧?...
    0
    1448次阅读
    0条评论
  • 高算力芯片是实现自动驾驶的基础,但是目前除了特斯拉采用根据需求匹配自研的方式外,绝大多数车企都采用第三方的算力芯片,如下图我们截取了部分达到L3级别以上的自动驾驶芯片信息。...
    0
    3557次阅读
    0条评论
  • ASIC设计中详细设计方案的确定非常重要,同样的设计,别人可以用比你小30%的面积和少30%的处理时间来实现,这才是设计工程师的价值体现之处。任何设计在最开始的时候都是一头雾水,场景复杂,各种耦合。我们要做的是将所有的场...
    0
    775次阅读
    0条评论
  • 软件仿真(Simulation),FPGA原型验证(FPGA Based Prototyping)和硬件仿真加速(Emulation)这三种有效的功能验证的方法,在验证流程中发挥着非常重要的作用。...
    0
    1597次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 11 次赞同

    获得 0 次收藏

谁来看过他

关闭

站长推荐 上一条 /7 下一条

返回顶部