发 帖  
  • ppm(parts per million)表示每百万分之一,常常作为时钟精度的计量单位。...
    0
    2232次阅读
    0条评论
  • 在设计中,为了增加异常处理能力,保证设备的正常运行,常常需要进行超时判断。...
    0
    425次阅读
    0条评论
  • 在软件硬件交互的过程中,通常需要软件(host)对特定地址的寄存器进行写操作,告之硬件进行特定的处理流程,我们在《IC设计:软硬件交互-polling》中提到的doorbell寄存器就属于此类。...
    0
    635次阅读
    0条评论
  • module name需要包含一定的功能展现,什么意思呢,比如要设计address remap,你就叫XXX_addr_remap或者XXX_addr_decoder。...
    0
    664次阅读
    0条评论
  • FSMs低功耗设计

    2023-10-17 10:41
    低功耗设计是当下的需要!这篇文章:低功耗设计方法论的必要性让我们深入了解了现代设计的意图和对功耗感知的需求。在低功耗方法标签下的时钟门控和电源门控的后续文章中,讨论了一些SoC低功耗设计的方法。在这篇文章中,我们将考虑一...
    0
    630次阅读
    0条评论
  • Cache是位于CPU与主存储器即DRAM(Dynamic RAM,动态存储器)之间的少量超高速静态存储器SRAM(Static RAM),它是为了解决CPU与主存之间速度匹配问题而设置的,不能由用户直接寻址访问。...
    0
    820次阅读
    0条评论
  • 在数据处理过程中,需要一些可配置的寄存器,用于控制数据处理过程中的行为,如果各类处理信号的使能信号,还有功能模块的特定控制信号。...
    0
    554次阅读
    0条评论
  • Verilog编码过程中会存在有规律的代码,其中不少代码不适合用for循环实现。如MAC、PCS模块里就有很多重复有规律的模块例化,此时使用Perl循环打印能够提高效率,减少笔误。...
    0
    994次阅读
    0条评论
  • 在半导体处理器的早期,只需测量晶体管栅极长度,从最初几十年的微米(百万分之一米或微米)开始,逐渐发展到纳米。随着技术的成熟,晶体管尺寸的减小,我们看到了性能的提高、功耗的降低以及发热量的降低。...
    0
    1871次阅读
    0条评论
  • 在芯片设计中,为了便于定位故障,有时候需要确认部分时钟频率是否正确,需要部分debug手段。常见的方式是:将时钟信号引到芯片管脚,通过仪器测量。这类方式必须要测量仪器,并且需要熟练使用,耗时较长。还有一种简单的方式,通过...
    0
    770次阅读
    0条评论
  • 位宽不匹配会导致综合产生的网表与个人预期差异较大,导致功能不正确。VCS仿真能及时发现问题,但VCS仿真存在部分场景没有覆盖的问题,因此仅仅通过VCS仿真不容易发现问题。通过spyglass lint检测可以发现所有位宽...
    0
    1527次阅读
    0条评论
  • Verilog UDPs的语法说明

    2023-9-13 14:02
    User-defined primitives (UDPs) 翻译过来就是用户自定义原语,常常用于构建组合逻辑模型和时序逻辑模型。...
    0
    1073次阅读
    0条评论
  • 如果你还在用“笨方法”一个节点一个节点地检查电路中是否有floating的gate,那么你真的该仔细阅读一下这次的内容,并尝试在项目中使用文中介绍的方法进行floating gate检查。...
    0
    3381次阅读
    0条评论
  • ICG(integrated latch clock gate)就是一个gating时钟的模块,通过使能信号能够关闭时钟。...
    0
    2178次阅读
    0条评论
  • 如果你能看到下面的方程式-我相信你可以很容易地弄清楚阈值电压对电池延迟的影响。(注:以下电阻公式是关于NMOS的。您也可以为PMOS导出类似的公式(只需将下标“n”替换为“p”)。...
    0
    1210次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 11 次赞同

    获得 0 次收藏

谁来看过他

关闭

站长推荐 上一条 /7 下一条

返回顶部