ruikundianzi的个人主页_电子工程师 - 电子技术论坛

ruikundianzi

经验：积分：0

查看完整档案 >>

+关注发私信

他的动态

发布了文章 2022-12-21 14:26

为了方便仿真这样写个ROM

系统函数$readmemh和$readmemb分别用来读取十六进制文件和二进制文件。貌似没有读十进制的。txt中的数据每行一个不需要逗号和最后一个数据后面的分号，数据格式对应。更多使用可以查询IEEE的Verilog语法手册。...

0

940次阅读

0条评论
发布了文章 2022-12-21 14:10

数字IC设计中的ECO是什么？

因为RTL freeze前，你可以通过修改RTL来更正你发现的bug。然而RTL freeze之后，后端人员做好了floorplan，或者已经开始布局布线，这个时候再去重新做一遍，既耗时耗力，又会惹怒后端。这显然不是好的选择。...

2

6028次阅读

0条评论
发布了文章 2022-12-14 13:44

RISC-V处理器验证：瑞士奶酪模型验证应用

而今，除了少数应用外，最先进的处理节点对所有应用而言都太过昂贵。在大多数情况下，架构创新是提供更高性能的唯一途径。对于计算要求较高的应用而言，理想情况下，处理器架构应与计算工作负载相匹配。...

0

2647次阅读

0条评论
发布了文章 2022-12-12 13:54

OCV、AOCV、POCV、LVF都是些什么？

某种意义上来说，芯片很脆弱。在生产中，外界环境的各种变化，比如PVT，都可能会使芯片产生不同的误差，从而导致同一晶圆上不同区域上的芯片里的晶体管速度变快或变慢，从而产生corner的概念。...

0

6085次阅读

0条评论
发布了文章 2022-12-5 13:57

Verilog中关于文件操作的系统任务

Verilog提供了很多对文件操作的系统任务和函数，例如打开关闭文件、向文件写入值、从文件读出值等等。...

0

1597次阅读

0条评论
发布了文章 2022-12-5 12:28

什么是门控时钟？如何生成门控时钟？

由于门控时钟逻辑具有一定的开销，因此数据宽度过小不适合做clockgating。一般情况下，数据宽度大于8比特时建议采用门控时钟。...

0

3147次阅读

0条评论
发布了文章 2022-11-30 12:32

什么是WAT（晶圆接受测试）？为什么要用WAT？

集成电路的设计十分复杂，动辄使用数百万到数十亿个逻辑门数量（gate count），每一个逻辑门和其他器件的电性参数必须同时达到标准，否则芯片可能无法正常运作。一片晶圆通常有数十到数万个芯片，保持制程的均一性相当重要。...

3

13804次阅读

0条评论
发布了文章 2022-11-28 15:00

特色供应商介绍：Ezchip

公司目前主要产品的为ezchip集成设计工具。通过web服务在线配置或文本描述的方式输入设计意图，该工具可自动完成芯片集成HDL源代码、设计文档、验证环境及时序约束脚本的设计，通过与目前主流EDA工具的协同工作，可极大地节省SoC集成设计/...

0

1757次阅读

0条评论
发布了文章 2022-11-23 15:48

FPGA国产化进程加速接口IP厂商大显身手

得益于高度的灵活性和强大的并行处理能力，FPGA可以在云、端、及其中间的全部应用中发挥作用，市场规模不断扩大。...

0

761次阅读

0条评论
发布了文章 2022-11-23 14:14

verilog语法：参数例化、赋值等

Verilog 2005 版本支持使用省略位宽的方式赋值，’b,’d,’h，采用省略位宽的方式可以向左主动补齐，如果省略了进制符合b/d/h/o,则默认是十进制。...

0

6700次阅读

0条评论
发布了文章 2022-11-16 12:32

浅谈模拟IP的共同特征

是什么造就了一个好的模拟 IP？具体来说，创建一个好的模拟 IP 需要什么？合适的电路架构至关重要。对于商业产品，架构应该是稳定、健壮的，并且对工艺和生产变化有足够的容忍度。...

0

2688次阅读

0条评论
发布了文章 2022-11-14 12:34

浅谈Perl在IC设计中的运用

Perl脚本能够高效批量化操作，降低错误率，提高效率。如批量生成verilog代码，快速生成仿真testbench，verilog代码的自动对齐，module模块的例化连接。...

0

1551次阅读

0条评论
发布了文章 2022-11-7 14:21

芯片设计：如何压低芯片的功耗

既然要优化功耗，我们先看看功耗是怎么造成的。现代大规模集成电路里面广泛用的是CMOS, Complementary Mosfet, 互补的晶体管。...

0

2418次阅读

0条评论
发布了文章 2022-11-7 12:51

RTL与网表的一致性检查

在芯片设计的中间和最后阶段，比如综合、DFT、APR、ECO等阶段，常常要检查设计的一致性。也叫逻辑等价性检查（Logic Equivalence Check），简称LEC。...

0

3700次阅读

0条评论
发布了文章 2022-11-3 15:38

如何将算法“翻译”成Verilog？

然而再复杂的算法，在设计工程师的眼里，也就是一堆数学公式，算法设计者也应该尽量做简单的算法实现，比如除法，求幂次方、开平方等复杂运算到了设计工程师这里都已经转化成了简单的乘法和加法运算。更复杂的就是累加、累乘（我所能接触到的）。...

0

894次阅读

0条评论