sanyue7758的专栏_电子工程师 - 电子技术论坛

sanyue7758

经验：积分：10

查看完整档案 >>

+关注发私信

锁存器：组合电路与时序电路的桥梁
2023-8-8 09:55

本系列整理数字系统设计的相关知识体系架构，为了方便后续自己查阅与求职准备。对于FPGA和ASIC设计中，避免使用Latch（锁存器）一直是个绕不开的话题，本文结合网上的文章，并根据示例介绍如何在实际设计中避免Latch。...

0

2044次阅读

0条评论
SystemC的随机验证过程是怎样的？
2023-8-7 09:43

SystemC是基于C++的系统级设计语言，兼具描述硬件电路模型和面向对象的抽象能力。...

0

855次阅读

0条评论
如何画时序图？画时序图的工具有哪些？
2023-8-4 10:42

TimeGen 是一款图形界面的波形绘制软件，使用鼠标进行操作，广泛应用于IC设计、硬件设计、集成电路等领域，安装在windows系统中。TimeGen提供了直观的用户界面和丰富实用的绘图工具，可以轻松绘制各种时序图，同...

0

14203次阅读

0条评论
如何在VScode中用AI补全V/SV代码呢？
2023-8-3 10:24

昨天群里小伙伴说在VScode中用AI写verilog效果很好。小编以前编辑代码都是用gvim。抱着学习的心态，我在linux下尝试了下用VScode写代码。...

0

3159次阅读

0条评论
for循环语句基本用法及示例介绍几种可综合的for循环语句
2023-8-3 10:22

利用for循环实现对信号的赋值。...

0

2508次阅读

0条评论
ICer的软技能——代码之外的生存指南
2023-8-2 17:01

在数字集成电路领域，了解全局意味着掌握数字集成电路的基础知识，包括数字逻辑门、存储器元件、时序逻辑等。这些基础知识是进一步学习和设计复杂数字电路的基石。例如，了解与门、或门、非门等逻辑门的功能和真值表。...

0

546次阅读

0条评论
跨时钟设计：异步FIFO设计
2023-7-31 11:10

在ASIC设计或者FPGA设计中，我们常常使用异步fifo（first in first out）（下文简称为afifo）进行数据流的跨时钟，可以说没使用过afifo的Designer，其设计经历是不完整的。废话不多说，...

0

2120次阅读

0条评论
浅析芯片设计中的LEF文件
2023-7-31 10:59

LEF和DEF是APR工程师工作中经常会碰到的两类文件，也会对APR的基础配置和APR的flow产生直接的影响。基本相当于APR物理设计的基础建设。...

0

2320次阅读

0条评论
SERDES关键技术
2023-7-29 16:47

Xilinx公司的许多FPGA已经内置了一个或多个MGT（Multi-Gigabit Transceiver）收发器，也叫做SERDES（Multi-Gigabit Serializer/Deserializer）。MG...

0

901次阅读

0条评论
32bit的浮点格式
2023-7-29 16:42

EE标准754规定了三种浮点数格式：单精度、双精度、扩展精度。前两者正好对应C语言里头的float、double或者FORTRAN里头的real、double精度类型。本文设计实现的为单精度。...

0

875次阅读

0条评论
复位信号是什么意思？复位信号的作用？详解Xilinx FPGA复位信号那些事
2023-7-27 09:48

复位信号几乎是除了时钟信号外最常用的信号了，几乎所有数字系统在上电的时候都会进行复位，这样才能保持设计者确定该系统的系统模式的状态，以便于更好的进行电子设计，并且在任意时刻，确保使用者总能对电路系统进行复位，使电路从初始...

0

7941次阅读

0条评论
SMP是什么？多核芯片(SMP)的启动方法
2023-7-26 09:26

SMP 英文为Symmetric Multi-Processing ，是对称多处理结构的简称，是指在一个计算机上汇集了一组处理器（多CPU），各CPU之间共享内存子系统以及总线结构，一个服务器系统可以同时运行多个处理器，...

0

16929次阅读

0条评论
IC设计知识点：常见的自恢复设计
2023-7-26 09:22

在芯片设计过程中，通常会针对特殊情况导致芯片无法使用额外添加一些功能，使得芯片具有更好的抗干扰能力。自恢复设计应用场景很广泛，比如、针对芯片温度过高的处理、针对残缺数据包的处理、针对长时间无数据响应的处理、针对各类错误的...

0

552次阅读

0条评论
D触发器与亚稳态的那些事
2023-7-25 10:45

本系列整理数字系统设计的相关知识体系架构，为了方便后续自己查阅与求职准备。对于FPGA和ASIC设计中，D触发器是最常用的器件，也可以说是时序逻辑的核心，本文根据个人的思考历程结合相关书籍内容和网上文章，聊一聊D触发器与...

0

1152次阅读

0条评论
你一定要懂的CDC错误
2023-7-24 17:00

本文描述的跨时钟错误在特定场景下，有些是允许的，甚至有些是正常设计。因此IC设计者想要确认跨时钟错误需要分析应用场景。...

0

3169次阅读

0条评论