sanyue7758的专栏_电子工程师 - 电子技术论坛

sanyue7758

经验：积分：10

查看完整档案 >>

+关注发私信

时钟树综合CTS阶段如何去降低Latency和Skew
2023-5-22 09:38

对于时钟树综合，各位后端工程师应该都很熟悉，做好一个模块/一个chip的时钟树，对整个项目的功耗和Timing影响都是巨大的。...

0

3123次阅读

0条评论
RAL寄存器模型操作图鉴
2023-5-17 09:01

寄存器模型操作，指的是通过寄存器模型对RTL中寄存器进行读写访问，或者同步寄存器模型与RTL中寄存器的值。...

0

866次阅读

0条评论
从Verilog PLI到SystemVerilog DPI的演变过程
2023-5-16 09:27

写过Verilog和systemverilog的人肯定都用过系统自定义的函数$display，这是预定好的，可以直接调用的功能。...

0

840次阅读

0条评论
什么是低功耗设计呢？
2023-5-15 11:42

想必各位ICer们在招聘JD上专门看到低功耗设计经验的要求，什么是低功耗设计呢？对于后端工程师来讲，在物理实现方面就是引入多条电源线...

0

1171次阅读

0条评论
使用PlantUml绘制逻辑时序图/波形图
2023-5-14 09:28

使用PlantUml绘制时序图，波形图的简单说明如下。...

0

1964次阅读

0条评论
VCS/XRUN如何创建一个非UVM的简单仿真环境？
2023-5-12 12:37

设计码完代码后，有时候想简单调试一下基本的通路，此时还没有验证资源进来，可以仿照modesim仿真的方法，创建一个.v/.sv的顶层，里面例化DUT，里面加预期激励；...

0

3157次阅读

0条评论
用VCS跑simulation hang住了该怎么办？
2023-5-10 09:30

遇到此类问题，我第一个想到的是去打印一些log看看，比如设置定时打印，调高UVM打印级别等。...

0

2978次阅读

0条评论
看看这个"UVM陷阱"，你是不是也遇到过
2023-5-8 10:45

设计一个run函数用于处理某些业务逻辑，并在UVC的main_phase中调用。看似简单的逻辑，运行仿真后得到如下的信息：...

0

648次阅读

0条评论
如何设计和构建Testbench呢？
2023-5-8 10:16

Testbench是几乎所有做动态仿真验证的工程师都要面对的问题，可能是需要设计，或者开发，又或者是维护，总有很多事情要在这上面折腾。...

0

832次阅读

0条评论
芯片设计里的Multi-Bit FF方法讨论
2023-5-8 09:34

在现代的芯片设计里边，工程师在优化功耗和面积上无所不有其极，这里讨论的multi-bit FF 就是其中的一种方法或者称之为一种流程。...

0

1408次阅读

0条评论
解析SDF的Header Section信息与Cell Entries信息
2023-5-6 09:54

SDF文件是在VCS/NC-Verilog后仿真运行时将STD/IO/Macro门级verilog中specify的延迟信息替换为QRC/Star-RC抽取的实际物理延时信息。...

0

1988次阅读

0条评论
掩模场利用率MFU简介
2023-5-6 09:51

扫描仪(scanner)是一种在wafer上创建die images的机器。它首先通过刻线（有时称为掩模）将光照射到涂有保护性光刻胶的wafer上，以刻上刻线图案的图像。...

1

10628次阅读

0条评论
参数化RTL的验证思路
2023-5-5 09:16

参数化的代码需要在灵活性和复杂性之间做出平衡，而且高度参数化代码的验证是一个非常具有挑战性的工作。...

0

1581次阅读

0条评论
innovus中的DanglingWire（悬垂线）的理解和处理
2023-5-4 18:26

innovus里边有不少physical DRC检查工具，其中的verifyConnectivity 别有一番有趣的用法，借此机会，一起来看看其中的一个亮点。...

0

1988次阅读

0条评论
systemverilog随机约束implication的概率分析
2023-5-4 18:24

在此设计三种不同的随机先后顺序，分析x和y取值的其概率分布。...

0

1097次阅读

0条评论