发 帖  
  • CPU 和 GPU 的显著区别是:一个典型的 CPU 拥有少数几个快速的计算核心,而一个典型的 GPU 拥有几百到几千个不那么快速的计算核心。...
    0
    944次阅读
    0条评论
  • VCD是一个通用的格式。VCD文件是1EEE1364标准(Verilog HDL语言标准)中定义的一种ASCI文件。...
    0
    6338次阅读
    0条评论
  • 如果想从一个关联数组中随机选取一个元素,需要逐个访问它之前的元素,原因是没办法能够直接访问到第N个元素。上面的程序示范了如何从一个以整数值作为索引**的关联数组中随机选取一个元素。...
    0
    760次阅读
    0条评论
  • '--prefix'选项使用前缀为内部模块命名,从而可以在同一设计中使用多个APB总线,并防止多个定义模块的警告。...
    0
    2087次阅读
    0条评论
  • 如何选择IP DV与SOC DV

    2024-3-21 10:02
    IP DV的主要工作是根据IP的spec,提取testplan,搭建验证环境,收敛覆盖率。但是上述的过程多见于新的IP,对于已经成熟的IP,IP DV的主要工作是针对 改动的feature 提取testplan,增加验证...
    0
    785次阅读
    0条评论
  • 近日,调研机构Canalys公布了2023年第四季度智能手机SoC出货量及销售收入排名。...
    0
    704次阅读
    0条评论
  • 任何事情的选择很难是各个方面都会带来优势,所以需要结合自己的项目去权衡应该优化那些方面,哪里是关键的设计,那么选择优化该方向。相关建议可以在文件dpo_reco.csv打开查看。...
    0
    1070次阅读
    0条评论
  • 如果每周期可取出多条指令(eg: 超过一条)送到流水线中执行,并使用硬件来对指令进行调度(eg: 靠硬件自身来决定哪些指令可以并行执行)的处理器,就可称为超标量处理器;...
    0
    2576次阅读
    0条评论
  • 在verilog中,$width是时序检查函数,用于检查脉冲的位宽是否符合要求。...
    0
    2411次阅读
    0条评论
  • 复杂系统执行多种多样的复杂任务。任务常因为市场需求而改变。处理器的软件可编程性使得它可以实现更加快速的功能开发和提供更加敏捷的可适性,已成为SoC最为重要的组件,其性能直接决定了系统性能的优劣。...
    0
    1032次阅读
    0条评论
  • 有朋友提问,下面的代码为什么在DC里可以综合成DFF,而在FPGA上却综合成了latch。...
    0
    720次阅读
    0条评论
  • 在run dynamic vectorless IR时,instance是何时翻转的?每次有多少instance在翻转?...
    0
    461次阅读
    0条评论
  • Makefile可以根据指定的依赖规则和文件是否有修改来执行命令。常用来编译软件源代码,只需要重新编译修改过的文件,使得编译速度大大加快。...
    0
    623次阅读
    0条评论
  • 最近在折腾pulp,代码很优秀,强烈推荐。想在公司环境中跑起来,但鉴于公司eda服务器无法连外网,需要从外部导入数据。...
    0
    394次阅读
    0条评论
  • 我们在编写一些比较复杂的Verilog代码时,通常需要进行大量的手动连线工作,这种工作十分容易出错,并且在代码模块的嵌套层级较多时,更改里层的一个代码...
    0
    1159次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 6 次赞同

    获得 0 次收藏

谁来看过他

关闭

站长推荐 上一条 /7 下一条

返回顶部