发 帖  
经验: 积分:13137
工程师 sda
山西省 大同市 技术支持
  • 发布了文章 2023-6-27 15:18
    高速数字电路模块通常以同步(synchronous)电路的形式实现,它们由一个或者多个时钟驱动(触发)。...
    0
    1627次阅读
    0条评论
  • 发布了文章 2023-6-27 15:10
    需要强调的是需要加严的部分,对于异步路径,往往需要通过set_max_delay来约束,防止路径过长。...
    0
    828次阅读
    0条评论
  • 发布了文章 2023-6-27 15:07
    IO约束在顶层和模块级的主要命令都是以下几个,但是实际应用的复杂程度不可同日而语,本篇会先介绍模块级IO约束实战经验,然后讲解顶层IO约束复杂性,过程中会介绍DDR接口时序。...
    0
    920次阅读
    0条评论
  • 发布了文章 2023-6-27 15:00
    从最早的芯片规格定义分解出系统所需要的时钟和频率,以及各个模块需要的时钟和频率。...
    1
    6965次阅读
    0条评论
  • 发布了文章 2023-6-27 14:55
    当 E = 1 时,latch直传(transparent),D端信号的变化会即时反应在Q端;...
    0
    6064次阅读
    0条评论
  • 发布了文章 2023-6-27 14:25
    跨时钟域(CDC)的应从对亚稳定性和同步性的基本了解开始。...
    0
    922次阅读
    0条评论
  • 发布了文章 2023-6-27 14:20
    用传递函数验证一下,发现这里的“阻尼系数”定义为我们的阻尼系数ξ除以谐振频率ω。...
    0
    1140次阅读
    0条评论
  • 发布了文章 2023-6-27 14:16
    编码是各种集合的元素映射到字符串的过程 。数字电路中的数字表示就是一串用已约定好的表示的 0 和 1 的组合。...
    0
    1368次阅读
    0条评论
  • 发布了文章 2023-6-27 14:12
    Delay值是多少才算合格呢?这一篇开始讲解路径(Path)的概念,以及衡量Path Delay是否合格的标准----建立时间(setup time)和保持时间(hold time)。...
    0
    868次阅读
    0条评论
  • 发布了文章 2023-6-27 14:07
    绕线延时(Net Delay)是怎么计算出来的呢?Net Delay在整个路径延时(Path Delay)的占比又是什么情况呢?针对关键路径,工具会如何降低Net Delay呢?下面我们就来逐步阐述。...
    0
    1779次阅读
    0条评论
  • 发布了文章 2023-6-27 11:45
    看到文章的标题,我猜您也许会觉得反相器很简单,但其实反相器是所有数字设计的基本核心单元。...
    0
    1648次阅读
    0条评论
  • 发布了文章 2023-6-27 11:43
    静态时序分析(Static Timing Analysis, 以下统一简称 **STA** )是验证数字集成电路时序是否合格的一种方法,其中需要进行大量的数字计算,需要依靠工具进行,但是我们必须了解其中的原理。...
    0
    809次阅读
    0条评论
  • 发布了文章 2023-6-27 11:39
    跨时钟域是如何产生的呢?现在的芯片(比如SOC,片上系统)集成度和复杂度越来越高,通常一颗芯片上会有许多不同的信号工作在不同的时钟频率下。...
    0
    1447次阅读
    0条评论
  • 发布了文章 2023-6-27 11:20
    在实现上,由于bmp除去文件头后也只是把图像流数据按顺序放而已...
    0
    934次阅读
    0条评论
  • 发布了文章 2023-6-27 11:16
    HDL 语言仅是对已知硬件电路的文本表现形式编写前,对所需实现的硬件电路“胸有成竹”...
    0
    1566次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 365 次赞同

    获得 0 次收藏

谁来看过他

关闭

站长推荐 上一条 /6 下一条

返回顶部