一、FPGA配置引脚说明 1、CFGBVS 如果VCCO0连接至2.5V或3.3V,CFGBVS连接至VCCO0。 如果VCCO0连接至1.5V或1.8V,CFGBVS连接至GND。 建议bank0、bank14、bank15的VCCO电压一致,避免出现I/O Transition at the End of Startup(建议按照下表进行配置) 2、M[2:0] 模式配置引脚,按照下表进行选择。 3、PROGRAM_B(input) 低电平有效,为低时,配置信息被清空,将配置过程重新进行。上电时保持PROGRAM_B为低电平不会使FPGA配置保持复位状态。而是使用INIT_B来延迟上电配置序列。 4、INIT_B(ino