jf_44615900收藏的文章_可编程逻辑,物联网,工程师 - 电子技术论坛

jf_44615900

经验：积分：5

工程师锐创电子

天津市南开区丨设计开发工程师

查看完整档案 >>

+关注发私信

文章 28 资料 1 帖子 16 产品 0 方案 0

探索Vivado HLS设计流，Vivado HLS高层次综合设计 2020-12-21 16:27

作者：Mculover666 1.实验目的通过例程探索Vivado HLS设计流用图形用户界面和TCL脚本两种方式创建Vivado HLS项目用各种HLS指令综合接口优化Vivado HLS设计来满足各种约束用不用的指令来探索多个HLS解决方案 2.实验内容实验中文件中包含一个矩阵乘法器的实现，实现两个矩阵inA和inB相乘得出结果，并且提供了一个包含了计算结果的testbench文件来与所得结果进行对比验证。 3.实验步骤 3.1.在Vivado HLS GUI界面中创建项目 3.1.1.启动Vivado HLS 2018.1 3.1.2.创建一个新的

电子设计

3612次阅读

0条评论
Arduino中进行I2C通信发送数据案例分析 2021-01-01 10:27

我们将使用I2C总线在两个arduino开发板之间进行通信，并且使用电位计将值（0到127）相互发送。这些值将显示在连接到每个Arduino的1602液晶显示屏上。

电子设计

11416次阅读

0条评论
FPGA开发Vivado的仿真设计案例分析 2020-12-31 11:44

仿真功能概述仿真FPGA开发中常用的功能，通过给设计注入激励和观察输出结果，验证设计的功能性。Vivado设计套件支持如下仿真工具：Vivado Simulator、Questa、ModelSim、IES、VCS、Rivera-PRO和Active-HDl。 Vivado的仿真流程如下图所示：仿真可以在设计阶段的不同时间点进行，主要包括如下三个阶段： RTL级行为仿真：在综合和实现前便可验证设计，用来检查代码语法和验证代码像设计者想要的功能一样工作，早期的行为级仿真可以尽早发现问题；综合后仿真

电子设计

5207次阅读

0条评论
基于VIVADO搭建ARM+FPGA系统架构实现软硬件联合开发 2020-12-23 16:54

上一期，我们重点学习了ZYNQ的PL开发，本期我们侧重于进行PS开发的学习。我们将在 VIVADO 开发环境下搭建 ARM+FPGA 的系统架构，并在 SDK 中编译软件实现软硬件联合开发。本部分的学习，我们依旧借助得力的助手与伙伴——PYNQ_z2来完成。一. 实验目的 1. 点亮开发板右下角三个灯 2. 输出“Hello,World!” 二. 实验要求 1. 在 VIVADO 中编译 bit 文件； 2. 在 SDK 中编译 elf 文件并将 FPGA 的 bit 文件和 ARM 处理器的 elf 文件下载到开发板中三. 实验步骤 1. 启动 VIVADO 2.

电子设计

5529次阅读

0条评论
DDR3 SDRAM控制器IP核的写命令和写数据间关系讲解 2020-12-31 11:17

1. 背景这篇文章主要介绍了DDR3IP核的写实现。 2. 写命令和数据总线介绍 DDR3 SDRAM控制器IP核主要预留了两组总线，一组可以直接绑定到DDR3 SDRAM芯片端口，一组是留给用户端使用的，框图如图1所示。如图1 所示的中间部分为我们调取的IP 核，user FPGA Logic 为用户端逻辑，DDR2/DDR3 SDRAM 为存储芯片。其中IP 核与存储芯片之间的总线大部分以ddr 作为开头，这部分总线我们只需要在top 模板设为端口即可，无需我们控制。用户端与IP 核之间的总线大部分以app 作为开

电子设计

5681次阅读

0条评论
MOSFET阵列并联放置多个功率MOSFET以减轻系统负担 2020-12-21 12:09

在强悍的动力系统设计者应该知道所有关于MOSFET和他们的特殊电气特点，但与MOSFET的阵列工作还可以另有一个兽。您可能会在电源转换系统中看到的一种布置是并联放置多个功率MOSFET。这样可以减轻多个MOSFET的负载，以减轻系统中各个晶体管的负担。不幸的是，MOSFET（通常是非线性元件）不能像并联一组电阻一样简单地在它们之间分配电流。就像在单个MOSFET中一样，现在热量也成为考虑因素，因为它决定了MOSFET的阈值行为（同样，这适用于任何实际的非

电子设计

6437次阅读

0条评论
LVDS、CML、LVPECL不同逻辑电平之间的互连（二） 2020-12-20 11:49

本篇主要介绍LVDS、CML、LVPECL三种最常用的差分逻辑电平之间的互连。下面详细介绍第二部分：不同逻辑电平之间的互连。 1、LVPECL的互连 1.1、LVPECL到CML的连接一般情况下，两种不同直流电平的信号（即输出信号的直流电平与输入需求的直流电平相差比较大），比较提倡使用AC耦合，这样输出的直流电平与输入的直流电平独立。 1.1.1、直流匹配在LVPECL到CML的直流耦合连接方式中需要一个电平转换网络。该电平转换网络的作用是匹配LVPECL的输出与CML的输入

电子设计

24875次阅读

0条评论
Vivado FPGA实现滤波器设计解决方案 2020-12-28 12:57

在Vivado FIR滤波器设计与仿真（一）中产生了两路正弦信号，频率分别为4MHz和5MHz,今天要进行FIR滤波器设计，在进行滤波器设计之前，需要对滤波器的参数进行设置，需要借助MATLAB软件或者Filter Solutions软件，这次使用Filter Solutions来进行参数设定。关于Filter Solutions软件的使用，这里有一篇博客比较详细的介绍了它的用法，可以作为参考: Filter Solutions之滤波器设计滤波器参数产生的两路正弦信号分别为4MHz和5MHz，混频之后产生的信号频率为1MHz和9MHz，首先

454398

3143次阅读

0条评论
如何选择符合EMI要求的滤波器 2021-01-01 10:59

模块化AC线路滤波器经常出现在终端设备中，无论是机架安装还是与Heading 5a连接器集成在一起，特别是在ITE，医疗保健和工业电子设备等环境中。滤波器的目的是衰减电源，内部电子设备，高速数据线等的组合所引起的设备辐射。内部电源通常单独满足法定排放标准，通常为EN 55011 / EN 55032，那么为什么需要额外的过滤器？兼容组件不一定能保证兼容系统。如果有多个AC-DC转换器，它们的发射可能会增加。此外，还将在特定的特定条件下测试AC-DC，该条件

454398

3123次阅读

0条评论
基于Xilinx FPGA的复位信号处理 2020-12-25 12:08

作者：NingHeChuan Get Smart About Reset: Think Local, Not Global。对于复位信号的处理，为了方便我们习惯上采用全局复位，博主在很长一段时间内都是将复位信号作为一个I/O口，通过拨码开关硬件复位。后来也看了一些书籍，采用异步复位同步释放，对自己设计的改进。不过自从我研读了Xilinx的White Paper后，让我对复位有了更新的认识。 One of the commandments of digital design states,"Thou shalt have a master reset for all flip-flops so that the test engineer will love you, and your simulations wil

454398

2603次阅读

0条评论
USB供电、915 MHz ISM无线电频段、具有过温管理功能的1W功率放大器 2020-12-29 09:53

电路的RF输入信号必须通过表面声波（SAW）滤波器，以将驱动放大器的输入限制为902 MHz至928 MHz频段。

西西

2811次阅读

0条评论
基于单片机和虚拟现实技术实现全功能模拟雷达训练系统的设计 2020-12-24 10:09

航空兵在夜间或复杂气象条件下实施轰炸或投布鱼、水雷，在这种条件下，光学瞄准具的使用有一定的局限性。而轰炸瞄准雷达则可以弥补光学瞄准具的这一局限性，它受气象条件限制小，可以利用目标反射的电磁波在远距离观察、发现和识别目标，并对目标实施轰炸或投射鱼雷。

电子设计

4074次阅读

0条评论
基于可编辑逻辑器件实现的LVDS接收端电路的优化设计 2020-12-22 16:49

通过以上分析，首先在硬件设计方面对LVDS接口电路进行优化。在数据发送端，使用SN65LV1023A串化器将FPGA输出的并行数据转化为串行输出，其次在发送端增加LMH0001SQ高速驱动器，增强信号驱动能力；在接收端则采用LMH0073SQ自适应均衡器，补偿信号在远距离传输时出现的衰减，恢复其发生畸变的信号，最后通过SN65LV1224BDBR解串器，将串行数据转化为并行数据，经地面测试台PCI接口将数据送至上位机进行分析和处理。系统总体设计框图如图1所示。

电子工程师

1959次阅读

0条评论

上一页 12 / 2 页

ta 的专栏

成就与认可

获得 0 次赞同
获得 29 次收藏

关注

粉丝

搜索历史

成就与认可

站长推荐 /7