周_dd8收藏的帖子_可编程逻辑,医疗电子,fpga - 电子技术论坛 - 广受欢迎的专业电子论坛!

发帖

周_dd8

经验：积分：28

fpga 上海FPGA

上海市浦东新区丨设计开发工程

查看完整档案 >>

+关注发私信

文章 0 资料 0 帖子 1 产品 0 方案 0

10

执行Vivado2017.1设计项目时出错

王飞

以下是从vivado执行实现时出现的错误。我的综合成功完成。有人可以帮我解决这个错误。 FPGA -----> xcvu440-flga2892-2-e（Virtex Ultrascale）。 [放置30-675]支持全局时钟的IO引脚和BUFG对的次优放置。如果此子 ...

来源：赛灵思标签： xilinx vivado 引脚

ta 的专栏

关注

粉丝

关闭

站长推荐 /6

返回顶部

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航