123you收藏的文章_可编程逻辑,LEDs,验证工程师 - 电子技术论坛

123you

经验：积分：23

验证工程师 chip

湖北省武汉市丨设计开发工程

查看完整档案 >>

+关注发私信

文章 5 资料 0 帖子 1 产品 0 方案 0

同步FIFO之Verilog实现 2022-11-01 09:57

FIFO的分类根均FIFO工作的时钟域，可以将FIFO分为同步FIFO和异步FIFO。同步FIFO是指读时钟和写时钟为同一个时钟。在时钟沿来临时同时发生读写操作。异步FIFO是指读写时钟不一致，读写时钟是互相独立的。

OcnD_zhu

1909次阅读

0条评论
基于DWC_ether_qos的以太网驱动开发-MDIO驱动编写与测试 2023-08-30 09:37

本文转自公众号欢迎关注基于DWC_ether_qos的以太网驱动开发-MDIO驱动编写与测试一.前言以太网驱动的编写与调试往往从MDIO接口开始，MDIO是MAC访问PHY的接口。实现通过MDIO对PHY进行操作才能配置PHY，所以实现MDIO读写是第一步。DWC_ether_qos提供了SMA模块，操作两个寄存器即可实现PHY寄存器的读写，比较简单方便，且支持C45和C22两种模式，另外有比较灵活的配置参数后面会详讲。二.SMA模块介绍 DWC_ether_qos中SMA(Station Management Agent)是一种双线站管理接口（MIM:St

jf_1137202360

3609次阅读

0条评论
基于DWC_ether_qos的以太网驱动开发-描述符链表介绍 2023-08-30 09:39

本文转自公众号欢迎关注一.描述符概述 1.0 前言对于DWC Ethernet QoS驱动的编写来说,初始化完成之后,核心操作就是DMA的描述符链表配置(linked list of descriptors)。DMA根据描述符链表自动在FIFO和用户指定的缓存之间搬运数据。对于熟悉新思的IP的用户来说，这种套路会有似曾相识的感觉,没错新思的大部分高速IP的数据流都是这么处理的，比如在DWC2 USB的IP中就是Scatter/Gather DMA，叫法不一样,实现和思想基本是一样的。这种方式可以解放CPU，使用DMA根据描述符链表

jf_1137202360

4366次阅读

0条评论
详解PCIe总线协议 2019-09-01 09:39

PCI-Express（peripheral component interconnect express）是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。

电子工程师

29646次阅读

0条评论
直接耦合放大电路中的零点漂移现象原因及抑制措施 2017-12-07 09:30

零点漂移是直接耦合放大电路存在的一个特殊问题。所谓零点漂移的是指放大电路在输入端短路(即没有输入信号输入时)用灵敏的直流表测量输出端，也会有变化缓慢的输出电压产生，称为零点漂移现象，如图2所示。零点漂移的信号会在各级放大的电路间传递，经过多级放大后，在输出端成为较大的信号，如果有用信号较弱，存在零点漂移现象的直接耦合放大电路中，漂移电压和有效信号电压混杂在一起被逐级放大，当漂移电压大小可以和有效信号电压相比时，是很难在输出端分辨出有效信号的电压；在漂移现象严重的情况下，往往会使有效信号“淹没”，使放大电路不能正常工作。因此，必须找出产生零漂的原因和抑制零漂的方法。

电子工程师

68555次阅读

0条评论

ta 的专栏

成就与认可

获得 0 次赞同
获得 5 次收藏

关注

粉丝

搜索历史

成就与认可

站长推荐 /6