发 帖  
经验: 积分:191
FAE 炫览科技
广东省 深圳市 设计开发工程
  • 发布了文章 2024-4-7 08:41
      (1)ERROR:Interface Designer constraint generation was not successfull,will not proceed to efx_pnr... 原因:(1)有些客户使用Win7版...
    0
    1109次阅读
    0条评论
  • 发布了文章 2024-3-29 08:38
    感谢朋友提供的视频。 1.软件安装 step1: 安装Python,注意勾选“Add Python 3.7 to PATH” (2022版本及以后直接跳过该步骤) 注意:从2021.1就不需要单独安装python了,软件安装时会自己安装py...
    0
    269次阅读
    0条评论
  • 发布了文章 2024-2-27 08:38
    通过get_port命令查看接口。 get_ports * 以LVDS的输入输出为例 怎样去查看outputdelay   set_output_delay -clock hdmi_rx_slow_clk -reference_pin [g...
    0
    516次阅读
    0条评论
  • 发布了文章 2024-2-23 16:16
    因为目前软件的限制,RISCV的逻辑不能同时共用JTAG,所以如果想要同时去调试逻辑和RISCV的话,可以通过RISCV的soft Jtag来实现。soft Jtag就是通过GPIO来实现的软件JTAG。这里我们以TI60F225 DEMO...
    0
    536次阅读
    0条评论
  • 评论了文章 2023-12-15 11:45
    FAE 炫览科技
    HELLO,请问可以微信联系吗/
  • 发布了文章 2023-12-12 09:52
    易灵思RAM在使用时可以会遇到一些问题,这里把常用的问题总结下。 1、ram初始化文件路径是工程路径 在对ram进行初始化时需要指定文件路径,这里要注意'/'的方向。 (1)如果文件放在工程目录下,写法如下: .RAM_INIT_FILE(...
    0
    511次阅读
    0条评论
  • 发布了文章 2023-12-12 09:52
    MIPI Dsi的使用相比于CSI多了一些寄存器控制,生成的example直接仿真是可以的,但是修改了参数,一些参数也要做相应的调整。这里我们来做个简单总结 。 (1)BANK电压要配置成1.2V (2)输出要接相应bank的REF_RES...
    0
    582次阅读
    0条评论
  • 发布了文章 2023-12-12 09:52
    (1)ERROR:Interface Designer constraint generation was not successfull,will not proceed to efx_pnr... 原因:(1)有些客户使用Win7版本,...
    0
    742次阅读
    1条评论
  • 发布了文章 2023-12-12 09:52
    (1)ERROR:Interface Designer constraint generation was not successfull,will not proceed to efx_pnr... 原因:(1)有些客户使用Win7版本,...
    0
    1011次阅读
    0条评论
  • 发布了文章 2023-11-19 16:27
    报错:cannot connect to more than 4 different clocks per region on left and right   今天在Ti180分配LVDS的时候出现了这个错误。原因是在pinout文件中对...
    0
    933次阅读
    0条评论
  • 关注了频道 2023-11-17 18:40
    13285 人也关注了该频道
  • 关注了版块 2023-6-10 16:47

    FPGA|CPLD|ASIC论坛

    72223 人关注
  • 下载了资料 2022-11-26 11:12
    3015 人也下载了该资料
  • 下载了资料 2022-1-14 14:26
    1226 人也下载了该资料
1234
ta 的专栏

谁来看过他

关闭

站长推荐 上一条 /6 下一条

返回顶部