发 帖  
经验: 积分:9
硬件设计 Allwin
广东省 深圳市 设计开发工程
  • CPLD主要是由可编程逻辑宏单元(LMC,LogicMacroCell)围绕中心的可编程互连矩阵单元组成,其中LMC逻辑结构较复杂,并具有复杂的I/O单元互连结构,可由用户根据需要生成特定的电路结构,完成一定的功能。
    独爱72H
    3617次阅读
    0条评论
  • 找到问题根源后,根据测量结果修改 DSP 对 FLASH 空间的异步时序配置,以保证足够的裕量,问题便迎刃而解了。在一个总线频率超过 50MHz 的处理器系统中, FLASH 相对来说属于较低速的器件,其管脚驱动能力也较弱。
    Y82R_gh_eb821dd
    8962次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 0 次赞同

    获得 2 次收藏
关闭

站长推荐 上一条 /6 下一条

返回顶部