aquamanfeng的个人主页_嵌入式技术,高级工程师 - 电子技术论坛

aquamanfeng

经验：积分：359

高级工程师大连理工大学

辽宁省大连市丨设计开发工程

查看完整档案 >>

+关注他发私信

他的动态

回答了问题 2024-10-12 09:24

11799

RISC-V MCU 技术社区送福利啦！参与每日打卡即可获得开发板福利

小伍
工程师 arm

"#崭新的十月，与国同庆#10月12日学习AG32中fpga的片内ram"
回答了问题 2024-10-10 08:43

11799

RISC-V MCU 技术社区送福利啦！参与每日打卡即可获得开发板福利

小伍
工程师 arm

"#崭新的十月，与国同庆# 学习AG32的fpga编程"
收藏了帖子 2024-10-9 18:48

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

非常感谢电子发烧友和AGM提供的这次测评机会。之前也了解过AGM家的MCU FPGA，觉得肯定很强大，但是一直没有机会使用到。这次终于有机会了。项目计划本次测评计划基于AG32开发板设计一个简易的逻辑分析仪，具体如下 ...

来源：RISC-V MCU技术社区标签： AG32 FPGA
回答了问题 2024-10-9 10:56

11799

RISC-V MCU 技术社区送福利啦！参与每日打卡即可获得开发板福利

小伍
工程师 arm

"#崭新的十月，与国同庆#打卡第一天，来学习学习"
回答了问题 2024-10-9 10:44

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"FPGA点亮LED 1 下面以点LED灯为例进行进行fpga使用的介绍。首先修改VE文件如下 SYSCLK 200 BUSCLK 100 HSECLK 8 LED1 PIN_34:OUTPUT # LED1 这里我们将PIN_34接到了LED1信号线上。之后在VS code中点击Prepare L ..."
回答了问题 2024-10-9 10:43

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"5.Supra编译首先打开logic目录下的工程文件之后在菜单栏中依次点击【Tool】-> 【Compile】在打开的界面中点击【Run】按钮编译成功后，会弹窗提示：Compile design example_board done with code 0。然后在log ..."
回答了问题 2024-10-9 10:42

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"4.工程转换打开Quartus 的tools->TCL Scripts，如下图所示：打开TCL Scripts窗口后，选中af_quartus.tcl并点击run。这个转换的过程，顺便进行了cpld 工程的编译。第一次导入工程，必须执行以上方式来转换。后 ..."
回答了问题 2024-10-9 10:41

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"3.工程简介我们使用Quartus打开logic文件夹中的qdf工程，如下：其中各文件定义如下： analog_ip.v：用户自定义logic 的入口。用户logic 实现在这里编写。 example_board.v：整个logic 的top module。会关联analog ..."
回答了问题 2024-10-9 10:41

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"2. cpld工程创建首先，需要在platformio.ini 中添加如下两行，打开自定义ip： ip_name = analog_ip logic_dir = logic 其中ip_name就是之后生成自定义verilog文件的文件名，设置过后不可随意更改；而生成工程的顶 ..."
回答了问题 2024-10-9 10:40

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"fpga使用具体步骤 1. VE文件修改在AG32 中，mcu 和cpld 和外部引脚，三者是相互独立的。 mcu 用的IO，在ve 里，可以关联到外部引脚Pin_xx。 cpld 用的IO，在ve 里，可以关联到外部引脚pin_xx。 mcu 的某一路信号又 ..."
回答了问题 2024-10-9 10:37

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"FPGA使用环境 Quartus 13.0（Quartus 不能使用Lite 版本，需要使用Full 版本） AGM SDK Supra（快捷方式在SDK目录下，具体路径为AgRV_pio\\packages\\tool-agrv_logic\\bin） FPGA编程在AG32芯片中，拥有异构双核 ..."
回答了问题 2024-10-8 21:09

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"USB使用 TinyUSB 是一个用于嵌入式系统的开源跨平台 USB 主机/设备堆栈，设计为内存安全，没有动态分配，线程安全，所有中断事件都被延迟，然后在非 ISR 任务函数中处理。但是看tinyUSB的官方介绍里不能使用DMA进行 ..."
加入了小组 2024-10-7 19:35

AG32
20 位成员
回答了问题 2024-10-7 11:37

27

【AG32开发板体验连载】简易逻辑分析仪

aquamanfeng
高级工程师大连理工大学

"管脚配置及GPIO使用管脚配置但在AG32 里，信号线和管脚是彻底分离的，可以把任意信号线绑定到任意引脚（除部分管脚基础类：电源、时钟、地、RESET、BOOT0、ADC（DAC/CMP）、USB）。下面是信号线和管脚的介绍：信 ..."
关注了版块 2024-10-6 20:11

发烧友官方/活动
12021 人关注