07q4_赛灵思的专栏_电子工程师 - 电子技术论坛

07q4_赛灵思

经验：积分：2

查看完整档案 >>

+关注发私信

麓柏科技参加美国OCP峰会
2019-7-31 15:13

如此高光的亮相，当然不仅仅是因为NetBRIC向OCP贡献S5的硬件设计和（至少部分）软件。工信部部长访美期间做客Facebook，扎克伯格来京在清华学子面前的中文交流，种种迹象表明，Facebook没有停止探索入华之路...

0

3314次阅读

0条评论
赛灵思关于I/O约束法的简要概括（上）
2019-7-25 10:59

可以这样计算输入接口约束：DDR方式下数据实际的采样周期是时钟周期的一半；上升沿采样的数据（Rise Data）的 -max 应该是采样周期减去这个数据的发送沿（下降沿）之前的数据有效窗口值dv_bfe，而对应的-min...

1

3475次阅读

0条评论
赛灵思关于I/O约束法的简要概括（下）
2019-7-25 11:01

DDR接口的约束稍许复杂，需要将上升沿和下降沿分别考虑和约束，以下以源同步接口为例，分别就Setup/Hold Based 方法和Skew Based方法举例。...

0

2844次阅读

0条评论
DSoC为C/C++开发团队提供帮助
2019-7-25 10:52

然后全系统优化的编译器自动将系统编译为一个完整的软件或者硬件系统。同时也会生成可编程逻辑比特流文件和用于ARM的ELF文件。...

0

2604次阅读

0条评论
赛灵思公司宣布推出业界最全面的可编程专业视频解决方案套件
2019-7-31 15:32

4K/UHD和8K/SHV高级视频处理：赛灵思通过赛灵思联盟计划认证成员Omnitek公司提供的可编程视频处理器支持4K/UHD和8K/SHV高级全可编程视频处理。为加速评估和开发进度，Omnitek可扩展视频处理套件内...

0

2498次阅读

0条评论
赛灵思关于嵌入式系统的简要介绍
2019-7-25 11:07

价格Price，功耗Power，性能Performance是工程优化的“3P标准”，假如一个基于PC的解决方案不能满足嵌入式系统要求，那你需要其他一些东西来实现。...

0

2844次阅读

0条评论
赛灵思关于时序的分析
2019-7-25 11:22

即便是同一种FF，在同一个芯片上不同操作条件下的延时都不尽相同，我们称这种现象为OCV（on-chip variation）。OCV表示的是芯片内部的时序偏差，虽然很细小，但是也必须严格考虑到时序分析中去。...

0

4769次阅读

0条评论
赛灵思公司宣布其Virtex UltraScale 20nm FPGA已应用G以太网测试平台
2019-7-31 15:46

JDSU ONT 400G以太网测试平台采用JDSU公司的ONT架构，该架构的理念是使用更少的设备实现全面的模块化压力测试。这一业界领先的技术已被用来支持和验证各种先进的400G转发器和400G可插拔模块的复杂结构与要求...

0

2285次阅读

0条评论
赛灵思助力Blackmagic Design开发完整的4K摄影机片上系统
2019-7-31 15:54

Blackmagic Design致力于为故事片、后期制作和电视广播行业打造全球最高质量的视频编辑产品、数字电影摄影机、色彩校正器、视频转换器、视频监控、路由器、现场制作交换机、磁盘录像机、波形监控器和实时影片扫描仪等。...

0

3367次阅读

0条评论
赛灵思参加了美国光纤通信展览会及研讨会
2019-7-31 16:06

UltraScale架构是业界首款采用最先进的ASIC架构优化的All Programmable架构。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同时还能从单芯片扩展到3D IC。...

0

1879次阅读

0条评论
《赛灵思中国通讯》详细介绍了赛灵思产品的优劣势
2019-7-31 06:13

基于赛灵思Zynq SoC的完整60GHz 双向数据通信方案可提供小蜂窝回程市场所需的性能和灵活性。...

0

2953次阅读

0条评论
赛灵思推出UltraFast帮助用户学习Vivado
2019-7-25 11:45

找到目标后，可以利用max_fanout来限定其扇出值，让工具在实现过程中复制驱动端寄存器来优化。如果高扇出网络并不是由同步逻辑来驱动，则可能需要修改代码。...

0

2676次阅读

0条评论
赛灵思推出可加速系统验证的新套件
2019-7-31 11:25

Vivado实验室版本是一款免费的轻量级Vivado设计套件的编程与调试版本。该实验室版本包含Vivado器件编程器、Vivado逻辑与串行I/O分析器以及内存调试工具，专门针对无需全功能Vivado设计套件的实验室环境...

0

2054次阅读

0条评论
Vivado：行业首款 SoC 增强型设计套件最新消息
2019-8-1 09:14

交互式时钟域的交叉分析：该功能支持设计人员在设计早期阶段调试CDC问题。结合Vivado设计套件的交互式时序分析和交叉探测特性，CDC分析功能可提供强大的时序分析和调试功能，并加速产品上市进程。...

0

2062次阅读

0条评论
赛灵思在28nm工艺节点实现重大突破，比之前任意节点都重要
2019-7-31 11:34

赛灵思公司总裁兼CEO Moshe Gavrielov指出：“我为赛灵思28nm工艺节点所取得的成就深感自豪。对我们来说，快速达到超过10亿美元的累计销售额以及65%的细分市场份额仅仅是个开始而已。...

0

2043次阅读

0条评论