发 帖  
  • 详细的原时钟时序、数据路径时序、目标时钟时序的各延迟数据如下图所示。值得注意的是数据路径信息,其中包括Tco延迟和布线延迟,各级累加之后得到总的延迟时间。...
    0
    738次阅读
    0条评论
  • LVDS是一种低压低功耗的高速串行差分数据传输标准,在高速数据互联和数据通信领域得到广泛的应用,主流的FPGA器件都集成了高速的LVDS收发器。...
    0
    1731次阅读
    1条评论
  • 首先是FPGA硬件的变化太多,各个模块可配参数的变化(比如卷积模块并行数的变化),另外一个是网络模型多种多样以及开源的网络模型平台也很多(tensorflow,pytorch等)。网络压缩也有很多种算法,这些算法基本上都...
    0
    1019次阅读
    0条评论
  • DNN中应用最广泛的是CNN和RNN,CNN是一种卷积网络,在图片识别分类中用的较多,RNN可以处理时间序列的信息,比如视频识别和语音识别。...
    0
    584次阅读
    0条评论
  • GANs真正的能力来源于它们遵循的对抗训练模式。生成器的权重是基于判别器的损失所学习到的。因此,生成器被它生成的图像所推动着进行训练,很难知道生成的图像是真的还是假的。...
    0
    4516次阅读
    0条评论
  • 该标准允许开发者或有经验的黑客轻易地控制CPU、在运行阶段调试SoC和对flash进行读取和编程以及运行自检测试。...
    0
    480次阅读
    0条评论
  • 大家可以看到复位电路中电阻R1=10k时RST是高电平 ,而当R1=50时RST为低电平,很明显R1=10k时是错误的,单片机一直处在复位状态时根本无法工作。...
    0
    1784次阅读
    0条评论
  • ADC 输出与缓冲寄存器输入间的串联电阻(图 1 中标示为“R”)有助于将数字瞬态电流降至最低,这些电流可能影响转换器性能。...
    0
    408次阅读
    0条评论
  • 当供电轨上有噪声时,决定ADC性能的因素主要有三个,它们是PSRR-dc、PSRR-ac和PSMR。PSRR-dc指电源电压的变化与由此产生的ADC增益或失调误差的变化之比值,它可以用最低有效位(LSB)的分数、百分比或...
    0
    352次阅读
    0条评论
  • 串行D/A转换器一般由数字输入、基准电压源、模拟开关、电阻或电容网络、加法电路、运算放大器、模 拟输出等组成。...
    0
    631次阅读
    0条评论
  • ASIC中你可以直接加宽金属线,比如两倍宽度走时钟线,复位线啦,之类的。金属线宽度变大,线上的延迟变小,对速度也是有帮助的。...
    0
    841次阅读
    0条评论
  • CPU core:分为2种,软core和硬core.软core是用逻辑代码写的CPU模块,可以在任何资源足够的FPGA中实现,使用非常灵活。而且在大容量的FPGA中还可以集成多个软core,实现多核并行处理。...
    0
    853次阅读
    0条评论
  • FPGA 在比特流被加载时计算 CRC 值,然后该值与在比特流加载结束时预期的 CRC 值进行比较。如果两个值匹配,则FPGA 成功加载。...
    0
    824次阅读
    0条评论
  • FPGA 是一种伪通用计算加速器,与 GPGPU(通用 GPU)类似,FPGA 可以很好地卸载特定类型的计算。从编程角度上讲,FPGA 比 CPU 更难,但从工作负载角度上讲 FPGA 是值得的:和 CPU 基线相比,好...
    0
    459次阅读
    0条评论
  • 从应用对象上加以定义,嵌入式系统是软件和硬件的综合体,还可以涵盖机械等附属装置。国内普遍认同的嵌入式系统定义为:以应用为中心,以计算机技术为基础,软硬件可裁剪,适应应用系统对功能、可靠性、成本、体积、功耗等严格要求的专用...
    0
    882次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 73 次赞同

    获得 0 次收藏
关闭

站长推荐 上一条 /6 下一条

返回顶部