OcnD_zhu的个人主页_电子工程师 - 电子技术论坛

OcnD_zhu

经验：积分：10

查看完整档案 >>

+关注发私信

他的动态

发布了文章 2022-12-5 09:39

FPGA程序时序错误对雷达抗干扰的影响

时序约束主要包括周期约束（FFS到FFS，即触发器到触发器）和偏移约束（IPAD到FFS、FFS到OPAD）以及静态路径约束（IPAD到OPAD）等3种。通过附加约束条件可以使综合布线工具调整映射和布局布线过程，使设计达到时序要求。...

0

1736次阅读

0条评论
发布了文章 2022-12-2 09:25

基于IIC总线的FPGA实现方案

在IIC总线上传送信息时的时钟同步信号是由挂接在SCL时钟线上的所有器件的逻辑“与”完成的。SCL线上由高电平到低电平的跳变将影响到这些器件，一旦某个器件的时钟信号变为低电平，将使SCL线上所有器件开始并保护低电平期。...

0

536次阅读

0条评论
发布了文章 2022-12-1 09:04

FPGA之组合逻辑与时序逻辑、同步逻辑与异步逻辑的概念

数字电路根据逻辑功能的不同特点，可以分成两大类：一类叫做组合逻辑电路，简称组合电路或组合逻辑;另一类叫做时序逻辑电路，简称时序电路或时序逻辑。...

0

781次阅读

0条评论
发布了文章 2022-11-29 09:52

modelsim波形仿真的基本操作了解

在刚接触modelsim时，被其繁复的操作流程所困，一度只能依靠在quartus中修改代码编译后再重启modelsim，自动导入才能得到波形。这样的操作最大的问题就是修改代码的成本巨大。每次更新波形的时间在5分钟左右。为此，通过不断地学习，...

0

3327次阅读

0条评论
发布了文章 2022-11-29 09:33

进程间通信的几种实现方式

所谓的瀑布模型，其实就是将整个软件开发过程分成多个阶段，往往是上一个阶段完全做完，才将输出结果交给下一个阶段。...

0

2316次阅读

0条评论
发布了文章 2022-11-28 15:37

在ZCU102评估套件上实现NVMe SSD接口的解决方案

NVMeG3-IP 内核提供了一个在 ZCU102 评估套件上实现 NVMe SSD 接口的解决方案；同时也为不含 PCIe 集成块的 Xilinx Zynq UltraScale+ MPSoC 器件系列提供了解决方案。NVMeG3-IP ...

0

2091次阅读

0条评论
发布了文章 2022-11-28 11:00

傅里叶变换、拉普拉斯变换、Z变换剖析

傅里叶变化只能对能量有限的信号进行变换(也就是可以收敛的信号)，无法对能量无限的信号进行变换(无法收敛)，因此，拉普拉斯应运而生，在原先的傅里叶变换公式中乘以一个衰减因子，使得无限能量的信号也能进行时频变换。...

0

2800次阅读

0条评论
发布了文章 2022-11-28 09:27

DDS直接数字式频率合成器基本原理及性能特点

直接数字式频率合成器DDS（Direct Digital Synthesizer），实际上是一种分频器：通过编程频率控制字来分频系统时钟（SYSTEM CLOCK）以产生所需要的频率。...

0

6566次阅读

0条评论
发布了文章 2022-11-22 16:05

Modelsim初级使用教程

Modelsim仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值，可以在Dat...

0

3417次阅读

0条评论
发布了文章 2022-11-21 17:53

CAN与CAN-FD主要区别概述

BRS：表示位速率转换，该位隐性时，速率可变（即BSR到CRC使用转换速率传输），该位为显性时，以正常的CAN-FD总线速率传输（恒定速率）。...

2

45976次阅读

0条评论
发布了文章 2022-11-21 10:57

如何编程模拟计算机中的高速缓存

编程模拟Cahce的命中，不命中，替换等行为。...

0

542次阅读

0条评论
发布了文章 2022-11-21 10:44

经典的设计与验证流程

设计人员不写文档，直接写代码，边写边想，设计架构没有经过评审，和上下游交互接口和时序都对不上，代码写完也是要修改重新写，最终整体项目delay1-2个月。...

0

1576次阅读

0条评论
发布了文章 2022-11-21 09:41

基于FPGA的整数倍分频器设计

偶数倍分频器的实现非常简单，只需要一个计数器进行计数就能实现。如需要N分频器（N为偶数），就可以由待分频的时钟触发计数器进行计数，当计数器从0计数到N/2-1时，将输出时钟进行翻转，并给计数器一个复位信号，以使下一个时钟开始从零计数。...

0

969次阅读

0条评论
发布了文章 2022-11-21 09:40

使用开源verilog仿真工具进行文件的编译和仿真

Icarus VerilogIcarus Verilog极其小巧，支持全平台Windows+Linux+MacOS，并且源代码开源。通过tb文件可以生成对应的仿真波形数据文件。...

0

3117次阅读

0条评论
发布了文章 2022-11-17 11:19

一款售价约280美元的Xilinx Artix-7100T FPGA开发板

FPGA采用的是ArtyA7，一款售价约 280 美元的 Xilinx Artix-7100T FPGA 开发板，采用 28 纳米工艺，具有 101,440 个逻辑单元（FPGA 的逻辑单元包含可以实现任何逻辑功能的查找表，使芯片具有可编程...

0

1558次阅读

0条评论