dbuK_Lauren_FPG的专栏_电子工程师 - 电子技术论坛

dbuK_Lauren_FPG

经验：积分：8

查看完整档案 >>

+关注发私信

如果IP已经采用OOC综合那么是否可以将其修改为Global综合方式？
2023-11-16 09:11

相比于Project模式，Vivado Non-Project模式可以提供用户更多的控制权，进而用户可以自主管理整个编译流程...

0

1114次阅读

0条评论
DFX设计如何分析
2023-11-9 11:23

针对DFX设计，Vivado提供了命令report_pr_configuration_analysis，该命令会从设计复杂度、时钟和时序等方面对其进行分析。使用该命令时，我们主要会用到其中3个选项：-complexity...

0

833次阅读

0条评论
DFX设计如何分析
2023-11-9 11:22

选项-complexity聚焦在设计的资源使用情况，会给出指定RP下各RM的资源使用情况，同时给出各RM之间相比各种资源使用量的最大值，这需要用到选项-cells和-dcps。...

0

638次阅读

0条评论
FIFO为什么不能正常工作？
2023-11-2 09:25

FIFO为什么不能正常工作？复位信号有效长度不够，接口时序不匹配，可看下面这篇文章。本文将介绍：非DFX工程如何确保异步FIFO自带的set_max_delay生效？ DFX工程如何确保异步FIFO自带的set_ma...

0

1267次阅读

0条评论
SystemVerilog相比于Verilog的优势
2023-10-26 10:05

我们再从对可综合代码的支持角度看看SystemVerilog相比于Verilog的优势。针对硬件设计，SystemVerilog引入了三种进程always_ff，always_comb和always_latch。alwa...

0

900次阅读

0条评论
SystemVerilog在硬件设计部分有哪些优势
2023-10-19 11:19

谈到SystemVerilog，很多工程师都认为SystemVerilog仅仅是一门验证语言，事实上不只如此。传统的Verilog和VHDL被称为HDL（Hardware Description Language，硬件描...

0

1186次阅读

0条评论
从可综合的RTL代码的角度聊聊interface
2023-10-12 09:06

SystemVerilog引入了interface，这里我们从可综合的RTL代码的角度聊聊interface。...

0

1740次阅读

0条评论
看一下SystemVerilog中package的使用方法与注意事项
2023-10-7 11:33

谈到package，用过VHDL的工程师并不陌生。实际上，SystemVerilog中的package正是从VHDL引入的，以进一步增强其在系统级的描述能力。...

0

2342次阅读

0条评论
DFX模式下如何读入模块的网表文件
2023-9-27 09:45

DFX模式下要求在设计的顶层文件，每个RP对应的RM只以一个空的接口形式存在，这样对顶层综合时，RM就是黑盒子。而对每个RM要采用OOC的综合方式。OOC综合本质上就是工具不会对设计的输入/输出端口插入IBUF/OBUF...

0

533次阅读

0条评论
什么是DFX技术？DFX设计一定要执行设计规则检查吗？
2023-9-21 09:21

DFX（Dynamic Function eXchange）的前身是PR（部分可重配置，Partial Reconfiguration）。...

0

7200次阅读

0条评论
FPGA设计存在的4类时序路径
2023-9-14 09:05

命令set_multicycle_path常用来约束放松路径的约束。通常情况下，这种路径具有一个典型的特征：数据多个周期翻转一次，如下图所示。因此，我们把这种路径称为多周期路径（FPGA设计中更多的是单周期路径，每个周期...

0

953次阅读

0条评论
FPGA设计中这两种情形该怎么约束
2023-9-7 09:47

在FPGA设计中，我们经常会碰到这样的情形：从快时钟域到慢时钟域完成位宽转换，这时，这两个时钟是同步的。例如：源时钟是400MHz，数据位宽为4；目的时钟为200MHz，数据位宽为8，这样源时钟域和目的时钟域的吞吐率是一...

0

524次阅读

0条评论
请问如何快速地创建扫描策略呢？
2023-8-31 14:59

Vivado提供了丰富的Implementation Strategy，如下图所示。这使得扫描策略成为时序收敛的一种方法。...

0

702次阅读

0条评论
把子模块包含网表的RTL代码添加到BD中的方法分享
2023-8-24 09:10

Vivado以IP为核心的设计理念的一个重要支撑就是IP Integrator（简称IPI，IP集成器）。用户可以很便捷地把VivadoIP Catalog中的IP拖到IPI中形成Block Design（.bd文件）。...

0

1493次阅读

0条评论
如何给每个RM添加约束？对RM添加约束的步骤有哪些呢？
2023-8-17 09:22

在常规非DFX（Dynamic Function eXchange）的Vivado设计中，我们可能会碰到给某一个指定的模块添加特定的约束。...

0

726次阅读

0条评论