发 帖  
经验: 积分:7
学生 湘潭大学
湖南省 长沙市 学术研究/学生
  • 随着EDA技术的广泛应用,CPLD已成为现代数字系统设计的主要手段, CPLD的时钟延迟可达到ns级,结合其并行工作方式,在超高速、实时测控方面有非常广阔的应用前景;并且CPLD具有高集成度、高可靠性,几乎可将整个设计系统下载于同一芯片中,实现所谓片上系统,从而大大缩小其体积。
    电子设计
    19746次阅读
    1条评论
ta 的专栏

成就与认可

  • 获得 0 次赞同

    获得 1 次收藏
关闭

站长推荐 上一条 /7 下一条

返回顶部