发 帖  
  • 赞同了文章 2022-12-14 10:56
    Verilog HDL 优点:类似C语言,上手容易,灵活。大小写敏感。在写激励和建模方面有优势。 缺点:很多错误在编译的时候不能被发现。 VHDL 优点:语法严谨,层次结构清晰。 缺点:熟悉时间长,不够灵活。 FPGA优点: 设计周期短,灵...
    2
    4546次阅读
    0条评论
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部