h1654155976.9912的个人主页_电子工程师 - 电子技术论坛

h1654155976.9912

经验：积分：2

查看完整档案 >>

+关注发私信

他的动态

发布了文章 2023-1-7 09:54

Cadence Tensilica HiFi DSP助力车载杜比全景声系统实现高效节能的音频播放技术

楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，Cadence Tensilica HiFi DSP IP 现已支持车载杜比全景声（Dolby Atmos），这在 DSP IP 市场实属首创。Cadence 优化了...

0

2018次阅读

0条评论
发布了文章 2022-12-28 10:38

赋能系统设计未来，Cadence亮相ICCAD年会

12 月 26 日至 27 日，中国集成电路设计业 2022 年会暨厦门集成电路产业创新发展高峰论坛（ICCAD 2022）在厦门国际会展中心隆重召开，本次年会以“共创新发展，聚焦芯未来”为主题，深入探讨新形势下集成电路产业发展以及未来集成...

0

768次阅读

0条评论
发布了文章 2022-12-27 10:49

Cadence宣布为新一代AI、汽车和移动应用推出业界一流的8533Mbps LPDDR5X IP解决方案

中国上海，2022 年 12 月 27日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布推出首个 LPDDR5X 存储器接口 IP 设计，该优化后的设计可达到 8533Mbps 的运行速度，比前一代 LPDDR...

0

1344次阅读

0条评论
发布了文章 2022-12-14 11:42

Cadence荣获六项2022 TSMC OIP年度合作伙伴大奖

中国上海，2022 年 12 月 14 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，其 EDA、IP 和云计算解决方案获得了 TSMC 颁发的六项 Open Innovation Platform（OI...

0

1292次阅读

0条评论
发布了文章 2022-12-9 11:02

3D-IC设计之系统级版图原理图一致性检查

随着芯片工艺尺寸的缩小趋于饱和或停滞，设计师们现在专注于通过 3D-IC 异构封装，在芯片所在平面之外的三维空间中构建系统。3D-IC 异构封装结构可能包括多个芯片，它们被放置在一个通用的中介层上，或者通过芯片内部的高级互连来集成内存单元、...

0

3763次阅读

0条评论
发布了文章 2022-12-6 14:41

Cadence Tensilica团队将亮相CES 2023

想亲自见证 CES（美国国际消费类电子产品展览会）期间巨大创新背后激动人心的技术吗？现在就来预约 CES 2023 Cadence 的会议吧！会议将于1 月 5 日 - 8 日在美国拉斯维加斯 Venetian Expo，Level 2，T...

0

439次阅读

0条评论
发布了文章 2022-11-30 14:14

Cadence与联电共同开发认证的毫米波参考流程达成一次流片成功

经验证的联电 28HPC+ 解决方案非常适用于高速毫米波器件，可提供硅精确的器件模型，支持高达 110GHz 的电路设计应用，如聚睿电子的低噪音放大器设计。Cadence Virtuoso RF 解决方案结合了多个电磁（EM）求解器，使聚睿...

0

787次阅读

0条评论
发布了文章 2022-11-22 10:24

Cadence宣布推出性能领先的22Gbps GDDR6 IP并在TSMC N5工艺上通过硅验证

Cadence 致力于扩大我们的 IP 产品组合，以满足客户不断变化的设计要求。客户现在可以信心满满地在 TSMC N5 工艺节点上利用 Cadence GDDR6 设计 IP 实现更高的带宽。...

0

865次阅读

0条评论
发布了文章 2022-11-18 15:18

数智赋能，汽车电子走向智能系统设计时代

在 AR/VR 领域，“从去年开始已经慢慢看到了整个产业开始加速发展的迹象”，汪晓煜展望，如果电子光学、网络通讯、人机交互技术有进一步突破，方案日益成熟，AR/VR 甚至可以成为与 PC 和手机同等市场体量的产品形态，有望在未来 5-10 ...

0

694次阅读

0条评论
发布了文章 2022-11-11 10:19

Cadence Integrity 3D-IC Platform荣膺“年度EDA/IP/软件产品”

此次获奖的 Integrity 3D-IC 平台是 Cadence 于 2021 年 10 月推出的突破性产品，它是业界首款完整的高容量 3D-IC 平台，可将设计规划、物理实现和系统分析统一集成于单个管理界面中。在面向日益复杂的超大规模计...

0

630次阅读

0条评论
发布了文章 2022-11-3 14:18

Cadence新支持台积电的N16RF设计参考流程和制程设计套件

Cadence 射频集成电路解决方案支持 Cadence 智能系统设计（Intelligent System Design）战略，助力实现系统级芯片（SoC）的卓越设计。...

0

995次阅读

0条评论
发布了文章 2022-11-1 14:18

Certus Closure Solution可发挥时序签核和ECO技术上的优势

上述流程会用到两个主要工具，分别是用于模块层次优化的 Tempus ECO，以及用于 SoC 层面静态时序分析的 Tempus STA。这里缺失了全芯片（或子系统）优化与签核。至于分区间功耗恢复等则只能忽略，因为实在没时间处理。...

0

850次阅读

0条评论
发布了文章 2022-10-28 10:26

Cadence与台积电合作开发节点间设计迁移流程

Virtuoso Layout Suite 支持现有版图在给定工艺技术上的复用，利用自定义布局和布线自动化技术，在新的工艺技术上快速重建移植后的版图。...

0

790次阅读

0条评论
发布了文章 2022-10-27 11:01

Cadence最新的N4P和N3E数字全流程认证

数字全流程提供了支持台积电 N4P 和 N3E 工艺技术的几个关键功能，包括从合成到签核工程变更单（ECO）的原生混合高度单元行优化，可实现更好的 PPA；基于标准单元行的放置；与签核有良好相关性的实施结果...

0

1289次阅读

0条评论
发布了文章 2022-10-27 11:01

Cadence数字和定制/模拟设计流程获得台积电最新N4P和N3E工艺认证

中国上海，2022 年 10 月 27 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，Cadence 数字和定制/模拟设计流程已获得台积电最新 N4P 和 N3E 工艺认证，支持新的设计规则手册（DRM）...

0

1117次阅读

0条评论