8ECz_icstudy的文章_电子工程师 - 电子技术论坛

8ECz_icstudy

经验：积分：0

查看完整档案 >>

+关注发私信

他的文章发文章

Verdi使用技巧连续有效信号量测方法
2019-5-15 15:46

Verdi自动化调试系统是Verdi SoC调试平台的核心，它支持对所有设计和验证流程进行全面的调试。它包括强大的技术，帮助您理解复杂和不熟悉的设计行为，让困难和乏味的调试过程自动化，并能让多样和复杂的设计环境一致化。...

0

9875次阅读

0条评论
聊一聊CRC算法的硬件电路实现：串行电路和并行电路
2019-3-26 10:56

一位串行输入的CRC电路实现方法很简单，每周期的组合逻辑链路简单延时短。它的缺点是输入位宽只有一位，所以一个clock周期只能算一位，如果是64bit的信息位就要64个clock周期。如果需要传输的位数比较多，会对系统的...

1

22433次阅读

0条评论
如何使用CRC算法检查数据传输的正确性
2019-2-3 09:10

循环冗余校验(Cyclic Redundancy Check, CRC)算法通常用于数字传输系统或者存储器中，用来检测意外事件对原数据的影响，判断接受到的数据是否正确。...

0

9048次阅读

0条评论
跨时钟域信号如何处理？
2019-2-4 15:52

想象一下，如果频率较高的时钟域A中的信号D1 要传到频率较低的时钟域B，但是D1只有一个时钟脉冲宽度（1T），clkb 就有几率采不到D1了，如图1。...

0

11146次阅读

0条评论
如何利用verilog验证二分法查找的设计代码
2018-11-26 14:39

下面是产生输出文件的过程，这里我们设置输出结果的格式是fsdb，当然我们也可以设置成vcd的格式。fsdb的文件size比较小，而且利用verdi的波形工具nWave看起来也比较方便。在实际项目过程中，有时候我们要跑的t...

0

5712次阅读

0条评论
二分法查找在实际电路中的应用
2018-10-29 10:03

二进制搜索实现的逐次逼近常常用于需要校准的场景中，比如SAR ADC、DRAM ZQ 校准、仪器校准算法等。...

0

6307次阅读

0条评论
如何处理跨时钟域信号？
2018-9-25 09:39

最近是IC相关专业学生找工作的高峰期，大家可以在文章末尾或者知识星球留言讨论笔试或者面试题哦。跨时钟域的处理在面试中常常被问到，今天IC君就来聊一聊这个话题。...

2

7718次阅读

0条评论
从低速Flash到高速Dram，输出电路有哪些不同？
2018-9-12 16:43

这篇文章聊一聊输入输出（IO）中的输出。大家都知道IO是芯片跟系统交互的直接路径，IO做的好与坏系统很容易就能检测出来。...

1

6181次阅读

0条评论
探究为什么有些项目出来结果会失败？
2018-5-2 09:26

这儿定义的失败，是指项目执行的过程很混乱，大家做得辛苦，但是最后出来芯片的bug却很多，甚至完全不能工作。...

0

6406次阅读

0条评论