发 帖  
  • 发布了文章 2023-2-21 17:35
    做为FPGA的集成开发环境,不同的厂家其实大同小异。很多国产厂家,如安路,高云,会在软件上贴近Xilinx和Intel,以节省客户的软件使用成本。...
    0
    1907次阅读
    0条评论
  • 发布了文章 2023-2-11 11:01
    CXL全称为Compute Express Link,作为一种全新的开放式互联技术标准,其能够让CPU与GPU、FPGA或其他加速器之间实现高速高效的互联,从而满足高性能异构计算的要求,并且其维护CPU内存空间和连接设备内存之间的一致性。总...
    0
    2209次阅读
    0条评论
  • 发布了文章 2023-1-11 16:08
    Quantum架构的FPGA是由XLR(eXchangeable Logic and Routing)单元组成,而XLR 单元可以作为一个基于查找表的逻辑单元的功能,也可以作为切换矩阵功能,通过软件进行灵活切换。Quantum架构FPGA如...
    0
    1325次阅读
    0条评论
  • 发布了文章 2023-1-4 11:13
    本文介绍国产FPGA厂商易灵思,利用易灵思超低功耗、超高性能的FPGA芯片,目前供货稳定,性价比高,但是对于一个陌生的FPGA厂商,我们该如何进行器件选型呢? 易灵思采用逻辑和路由可以互换的XLR结构,革命性的发明了Quantum架构,PP...
    0
    2625次阅读
    0条评论
  • 发布了文章 2022-12-26 17:04
    针对普通时钟系统存在着限制时钟频率的弊端,人们设计了一种新的时序系统,称之为源同步时序系统。它最大的优点就是大大提升了总线的速度,在理论上信号的传送可以不受传输延迟的影响。下面我们来看看这种源同步时钟系统的结构。...
    0
    1016次阅读
    0条评论
  • 发布了文章 2022-12-21 15:43
    上式中:Tco_clkb是系统时钟信号CLKB在时钟驱动器的内部延迟;Tflt_ clkb 是CLKB从时钟驱动器输出后到达发送端(CPU)触发器的飞行时间;Tco_data是数据在发送端的内部延迟;Tflt_data是数据从发送端输出到接...
    0
    1341次阅读
    0条评论
  • 发布了文章 2022-12-13 10:50
    对于系统设计工程师来说,时序问题在设计中是至关重要的,尤其是随着时钟频率的提高,留给数据传输的有效读写窗口越来越小,要想在很短的时间限制里,让数据信号从驱动端完整地传送到接收端,就必须进行精确的时序计算和分析。同时,时序和信号完整性也是密不...
    0
    2218次阅读
    0条评论
  • 发布了文章 2022-12-8 10:36
    逻辑层定义了操作协议;传输层定义了包交换、路由和寻址机制;物理层定义了电气特性、链路控制和纠错重传等。 象以太网一样,RapidIO也是基于包交换的互连技术。...
    0
    617次阅读
    0条评论
  • 发布了文章 2022-12-7 10:36
    实际项目中,SPI Active using JTAG Bridge是经常用到的模式,只需要将JTAG口引出了,通过JTAG对FLASH进行烧写。...
    0
    699次阅读
    0条评论
  • 发布了文章 2022-12-1 11:08
    Lattice和Actel的FPGA使用称为反熔丝的非易失性配置技术,其主要优点是系统设计更加简单、不需要外部存储器和配置控制器、功耗低、成本低和FPGA配置时间更快。最大的缺点在于配置是固定的。...
    0
    1342次阅读
    0条评论
  • 发布了文章 2022-11-30 10:59
    比特流是一个常用词汇,用于描述包含FPGA完整内部配置状态的文件,包括布线、逻辑资源和IO设置。大多数现代FPGA都是基于SRAM的,包括Xilinx Spartan 和Virtex 系列。在FPGA上电或随后的FPGA重新配置期间,比特流...
    0
    1075次阅读
    0条评论
  • 发布了文章 2022-11-24 15:45
    热分析的最终目标是要使得整个系统能够稳定地运行,特别是保证芯片的结温不能超过安全阈值。如果无法保证这一点,那么FPGA芯片在性能指标、可靠性、使用寿命等方面将会大打折扣,比如系统不断的重启,FPGA的时序无法满足要求,甚至无法保证其功能的正...
    0
    1439次阅读
    0条评论
  • 发布了文章 2022-11-23 16:50
    ASIC 和FPGA芯片的内核之间最大的不同莫过于时钟结构。ASIC设计需要采用诸如时钟树综合、时钟延迟匹配等方式对整个时钟结构进行处理,但是 FPGA设计则完全不必。...
    0
    829次阅读
    0条评论
  • 发布了文章 2022-6-14 16:56
    在ASIC中用到锁存器的地方很多,Time Borrowing是使用锁存器的典型应用之一,在深度流水线的设计中可以极大地提高处理性能。另外锁存器和寄存器相比能够显著的减小面积:寄存器占用的硅片面积是锁存器的两倍,在ASIC设计中一个典型的主...
    0
    1756次阅读
    0条评论
  • 发布了文章 2022-4-14 15:05
    板载最大支持32GB的DDR4(PL)端以及5GB DDR(PS端)。支持X16 PCIE接口,HTG-VSL1提供了三个Vita 57.4 FMC+接口为各种不同的可编程应用提供了丰富的资源。...
    1
    10414次阅读
    3条评论
12下一页
ta 的专栏

成就与认可

  • 获得 13 次赞同

    获得 0 次收藏
关闭

站长推荐 上一条 /6 下一条

返回顶部