发 帖  
经验: 积分:230
安徽省 合肥市 学术研究/学生
  • FPGA芯片主要由6部分完成,分别为:可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。
    jf_f8pIz0xS
    27699次阅读
    0条评论
  • 一个异构多处理系统由不同类型的多个单核心或多核心处理器构成,异构多核处理系统最简单的形式是由一个多核处理器和GPU组成。然而,现代科技让一颗芯片上的异构多处理系统包含以下模块。
    电子工程师
    4933次阅读
    0条评论
  • 嵌入式FPGA(eFPGA)是指将一个或多个FPGA以IP的形式嵌入ASIC,ASSP或SoC等芯片中。
    电子工程师
    2267次阅读
    0条评论
  • 第一句话是:还没学数电的先学数电。然后你可以选择verilog或者VHDL,有C语言基础的,建议选择VHDL。因为verilog太像C了,很容易混淆,最后你会发现,你花了大量时间去区分这两种语言,而不是在学习如何使用它。当然,你思维能转得过来,也可以选verilog,毕竟在国内verilog用得比较多。
    电子工程师
    69674次阅读
    0条评论
  • 20世纪80年代,异构计算技术就已经诞生了。所谓的异构,就是CPU、DSP、GPU、ASIC、协处理器、FPGA等各种计算单元、使用不同的类型指令集、不同的体系架构的计算单元,组成一个混合的系统,执行计算的特殊方式,就叫做“异构计算”。
    电子工程师
    22966次阅读
    0条评论
  • FPGA器件的时钟设计 2018-05-23 05:56
    一般情况下,FPGA器件内部的逻辑会在每个时钟周期的上升沿执行一次数据的输入和输出处理,而在两个时钟上升沿的空闲时间里,则可以用于执行各种各样复杂的处理。而一个比较耗时的复杂运算过程,往往无法一个时钟周期完成,便可以切割成几个耗时较小的运算,然后在数个时钟上升沿后输出最终的运算结果。
    电子工程师
    7937次阅读
    0条评论
  • FPGA常见的警告以及处理方法 1.Found clock-sensitive change during active clock edge at time on register 原因: vector source file 中时钟敏感信号(如:数据,允许端,清零,同步加载等)在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后果为导致结果不正确。 措施:编辑 vector source file 2.Verilog HDLassignment warning at : truncated value with size to match size of target ( 原因 : 在 HDL设计中对目标的位数进行了设定 , 如:reg[4:0] a; 而默认为 32 位, 将位数裁定到合适的大小
    晓灰灰
    11654次阅读
    0条评论
  • 荐读:如何学习FPGA 2018-06-11 15:15
    大家好。又到了每日学习的时候了,近期很多人问我该如何去学FPGA,那么今天咱们就来聊一聊。 一、入门首先要掌握HDL(HDL=verilog+VHDL)。 第一句话是:还没学数电的先学数电。然后你可以选择verilog或者VHDL,有C语言基础的,建议选择VHDL。因为verilog太像C了,很容易混淆,最后你会发现,你花了大量时间去区分这两种语言,而不是在学习如何使用它。当然,你思维能转得过来,也可以选verilog,毕竟在国内verilog用得比较多。 接下来,首先找本实例抄代码
    晓灰灰
    4242次阅读
    1条评论
  • 从最近一段时间工作和学习的成果中,我总结了如下几种进行时序约束的方法。按照从易到难的顺序排列如下:
    电子工程师
    14045次阅读
    0条评论
  • 关于未来,每个人都有自己的想象和预测。可能是美好的,激动人心的;也可能有一丝灰暗的色彩,里面包含着更深层次的反思。
    dnjK_WW_CGQJS
    4884次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 0 次赞同

    获得 10 次收藏
关闭

站长推荐 上一条 /6 下一条

返回顶部