发 帖  
  • 回答了问题 2017-10-11 22:24

    FPGA与ISE连接的问题

    打开impact点器件连接上后直接选择bit烧写或生成mcs文件选择配置芯片烧写就行了么
  • 回答了问题 2017-10-11 22:12

    关于测量频率的问题

    你的测量时钟呢,用板载时钟计数还是锁相环生成的时钟计数,这个是可以自己计算的
  • 回答了问题 2017-10-10 23:53

    关于DDR2 ip核用户接口的一些问题讨论

    学生
    不会冲突吧,只有在有读写请求时才会local_burstbegin置高,而且这两种信号持续时间很短,一般只有数据传输时才有效。local_read_req| local_write_req作为端口信号输入没问题吧 ...
  • 回答了问题 2017-10-10 23:41

    verilog状态机问题

    研究生 桂林电子科技大学
    会不会是初始信号(((wr_full1||wr_full2)==1'b1)&&(wr_fifo==1'b0)) 没给到或不满足建立时间,导致状态机只能停留在初始状态。为什么不将条件改成 (wr_full1||wr_full2)&&(!wr_fifo),或新定义寄存器赋值或组合逻 ...
ta 的专栏

成就与认可

  • 获得 0 次赞同

    获得 1 次收藏
关闭

站长推荐 上一条 /6 下一条

返回顶部