发 帖  
经验: 积分:259
学生 合肥工业大学
安徽 合肥 学生
  • 回答了问题 2014-9-20 09:06

    testbench中的差分时钟

    学生
    谢谢,已搞定了。。只是当时脑袋闷了,一下子没反应过来。。差分时钟就是相位相反的两个时钟。只要在testbench初始化两个时钟,周期一样,初始值不一样就可以了 ...
  • 回答了问题 2014-9-20 09:02

    关于FPGA读写SDRAM问题?

    燕山大学
    这种问题我一般是在测试的时候把所有的控制信号,状态信号都引出来进行观察,分析仿真结果,找到具体的出错点,慢慢改慢慢调试。
  • 回答了问题 2014-9-15 19:59

    关于FPGA读写SDRAM问题?

    燕山大学
    是不是读写状态控制的问题?你的输出数据有重复,是这个问题吗
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部