本应用笔记介绍了 ISLA11xP50 模数转换器 (ADC)。本文的目的是提供有关 ISLA11xP50 输出数据定时和同步程序的基本信息。 使用当前的 FPGA 技术可以轻松地从 ISLA11xP50 ADC 捕获数据。源同步 LVDS 接口以 250MHz 时钟提供高达 500MHz 的 DDR 输出数据。时钟和数据在 ±250ps 内对齐,在 500MSPS 运行时在整个工艺、电压和温度范围内提供 1.5ns 的宽保证数据有效区域。 在内部,输入时钟立即被二分频,以便以输出采样率的一半为两个 ADC 内核提供时钟。即使 500MSPS 输出数据流